• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.848-851
• /
• 2012

본 논문에서는 듀얼 커패시터를 이용하여 Opamp에서 발생하는 옵셋 전압을 효과적으로 저감 시키는 회로를 소개한다. 제안하는 회로는 기존 Auto-zeroing 방식의 옵셋 전압 저감회로에서 가지는 단점을 보완하기 위해 커패시터와 mos스위치를 추가하였고, Chopping 방식을 응용하여 고주파수에서 효과적으로 옵셋 전압이 저감되도록 설계하였다. 실험은 TSMC 1.8V, $0.18{\mu}m$ 공정을 이용하여 시뮬레이션 및 레이아웃 설계를 하였고, 실험 조건하에 1Ghz의 주파수에서 5mV 이하의 옵셋 전압이 발생되었다. 이를 통해 기존의 Auto-zeroing 옵셋 저감 방식과 비교하여 옵셋 전압이 효과적으로 저감된 것을 확인하였다.

• 한국전자파학회논문지
• /
• 제9권4호
• /
• pp.491-498
• /
• 1998

본 논문은 유한차분 시간영역 해석법(Finite-Difference Time-Domain method)을 사용하여 1.8 GHz용 휴대폰으로부터 방출된 전파의 인체 두부에 흡수된 전력량을 산출하였다. 이를 위하여 인체 두부를 7층 매질로 모델령하였고, 휴대폰은 금속상자에 부착된 모노폴 안테나로 모텔링하였다. 모델링에 사용된 인체 두부와 휴대폰의 크기는 상용의 크기를 갖도록 하였다. 이를 위하여 모노폴 안테나의 길이는 4.5 em으로 하였다. 설정된 모텔링하에서 인체의 위해 정도를 알려주는 지수인 비흡수율(SAR-Specific Absorption Rat te)의 분포를 계산하였고 그 결과 비홉수율이 최대가 되는 지점은 인체 두뇌의 깊숙한 점이 아닌 두부의 표피근 방임을 알게 되었다. 그리고 설정된 조건하에서 그 최대치는 1.4 mW/g이었는데, 이는 국제 권고치인 1.6 mW/g보다 약간 작은 값이었다.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2008년도 춘계학술대회 논문집
• /
• pp.1809-1815
• /
• 2008

본 연구는 병렬처리기법을 이용하여 지하역사 화재유동을 시뮬레이션 하였다. 화재해석 프로그램으로는 LES(Large Eddy Simulation)화재해석 프로그램 중 하나인 FDS(Fire Dynamics Simulation)를 사용하여 연구를 진행하였으며, 각 Node당 3.0Ghz_2set이 탑재된 6-node parallel Cluster장비를 사용하여 병렬계산을 수행하였다. 시뮬레이션 모델은 광주 금난로 4가 지하역사를 대상으로 하였으며, 총 시뮬레이션 시간은 600s로 하였다. 먼저 Single-CPU와 Multi-CPU를 이용한 병렬계산과의 결과 비교를 위하여 전체역사를 1-Mesh와 8-Mesh로 나누어 각각 Single-CPU계산과 Multi-CPU를 이용하여 계산결과를 비교분석 하였으며, Single-CPU에서 처리가 불가능한 격자수($15{\times}10^6$)를 가지고 승강장 중앙에서의 화재와 객차 내에서의 화재유동분석 하였다. 연구결과 Single-CPU 해석과 Multi-CPU를 이용한 병렬계산에 있어서, 해석결과의 차이는 거의 없는 것으로 나타났다. 또한 계산시간의 비교에서도 14개의 Mesh를 가지고 약 300만개의 격자를 사용한 경우에 있어서 2CPU(4core)와 7CPU(14core)의 계산시간은 1CPU에 비하여 각각, 2배, 5배의 차이를 보였다. 병렬처리기법의 도입으로 Single-CPU의 한계를 극복하여 보다 빠르고 정확한 결과값을 얻을 수 있을 것으로 기대된다. 향후 병렬처리기법연구에 있어서 계산효율성 증대를 위한 연구가 계속적으로 진행되어야 할 것이다.

• 자원리싸이클링
• /
• 제7권4호
• /
• pp.22-26
• /
• 1998

M-type Ba-ferrite(${BaFe}_{12-2X}{Ti}_{X}{Co}_{X}{O}_{19}$)의 ${Fe}^{3+}$ 이온 대신에 A이온의 위치에는 비자성 이온인 ${Ti}^{4+}$을, Me이온은 위치에는 ${Co}^{2+}$을 치환시켜 치환량 x의 변화에 따른 결정자기이방성 감소를 관찰하고, 고주파 대역에서 전파흡수재로서 사용가능 여부를 실험하였다. 치환결과 보자력은 결정자기이방성이 감소함에 따라 급격히 감소하는 경향을 보였으며, 포화자화값은 ${Fe}^{3+}$이온 대신에 비자성인 ${Ti}^{4+}$이온이 치환됨에 따라 거의 직선적으로 감소하였다. 특히, 치환량이 1.2일 때 보자력은 185 Oe로 가장 낮았고, 포화자화는 43.5emu/g의 값을 나타내었다. 반사손실을 계산한 결가 Ti-Co 치환량 0.8일 때 2mm흡수체의 경우 10~16㎓의 대역에서 반사손실-10㏈(90%흡수)이하였으며, 감쇠능의 측정결과 12~16㎓의 대역에서 20㏈(99% 감쇠)로 12~16㎓의 고주파 대역에서 전파흡수재로 사용이 가능함을 예측할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.1-8
• /
• 2005

본 논문에서는, 1.8V 6bit 2GSPS Nyquist CMOS A/D 변환기를 제안한다. 6bit의 해상도와 초고속의 샘플링과 입력 주파수를 만족시키면서 저 전력을 구현하기 위하여 Interpolation Flash type으로 설계되었다. 같은 해상도의 Flash A/D 변환기에 비해 프리앰프의 수가 반으로 줄기 때문에 작은 입력 커패시턴스를 가지며 면적과 전력소모 작게 할 수 있다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 One-zero Detecting Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위하여 Averaging Resistor와 SNDR을 향상시키기 위한 Track & Hold, 제안하는 Buffered Reference를 설계하여 최종적으로 2GSPS Nyquist 입력의 A/D converter 출력 결과를 얻을 수가 있었다. 본 연구에서는 1.8V의 공급전압을 가지는 0.18$\mu$m 1-poly 3-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮음을 확인 할 수 있었다. 실제 제작된 칩은 측정결과 2GSPS에서 SNDR은 약 36.25dB로 측정되었고, Static 상태에서 INL과 DNL은 각각 $\pm$0.5LSB 로 나타났다. 유효 칩 면적은 977um $\times$ 1040um의 면적을 갖는다.

• 한국정보통신학회논문지
• /
• 제8권7호
• /
• pp.1429-1435
• /
• 2004

본 논문에서는 DC 바이어스 소자와 정전파괴 보호회로를 MMIC상에 모두 내장한 완전집적화 K/Ka밴드 광대역 증폭기 MMIC를 제작하였으며, 따라서 MMTC의 동작을 위해서는 프린트기판상의 외부소자가 불필요하였다 DC 바이어스 용량성소자로서는, 소형의 SrTiO3 (STO) 커패시터를 MMIC 내부에 집적하였으며, DC feed 소자로서는 소형의 LC병렬공진회로를 집적하였다. 그리고 정전파괴방지를 위해서는 소형의 LC병렬공진 정전파괴 보호회로를 MMIC의 입출력부에 내장하였다. 정전파괴 보호회로에 의해 정전파괴전압은 10 V에서 300 V까지 개선되었다. 광대역에 걸쳐서 양호한 RF특성과 안정도를 보장하기 위해서, 프리매칭 기법과 RC병렬 안정화 회로가 이용되었다. 제작된 MMIC는 K/Ka 밴드의 광대역(17-28 GHz)에 걸쳐서 $20{\pm}2$ dB의 전력이득, $21{\pm}1.5$ dBm의 1dB 이득 압축점 (P1dB)의 양호한 RF특성을 보였다. 그리고 제작된 MMIC로부터 DC에서 동작주파수이상의 광대역에 걸쳐서 안정화 특성을 관찰 할 수 있었다. 제작된 MMIC의 면적은 $1.7{\pm}0.8$ mm2이었다.

• The Korean Journal of Ceramics
• /
• 제2권3호
• /
• pp.162-166
• /
• 1996

The effects of NiO addition on the microstructure and microwave dielectric properties of ($Zr_{08}Sn_{02}$)$TiO_4$ (ZST) were investigated. With the NiO addition, a higher density of ZST ceramics than 95% of the theoretical values has been obtained in the sintering temperature range of 1400 to 150$0^{\circ}C$. Energy dispersive X-ray spectrometry (EDS) analysis of sintered specimen shows the presence of second phase at grain boundaries, which is considered to be $NiTiO_3$. Dielectric constant of the specimen is found to increase linearly with density. Q-values and TC$_r$ decrease with increasing NiO content. The variation of dielectric properties with NiO content is discussed in terms of the second phase. The ZST ceramics with 0.25 wt% NiO showed ${\varepsilon}_{\gamma}$=38, Q=7000 at GHz and TC$\gamma$=-0.5 ppm/$^{\circ}C$, comparable with the values obtained by the previous investigations.

• Journal of electromagnetic engineering and science
• /
• 제10권1호
• /
• pp.25-27
• /
• 2010

This paper presents a gain and phase mismatch calibration technique for an image-reject RF receiver. The gain mismatch is calibrated by directly measuring the output signal amplitudes of two signal paths. The phase mismatch is calibrated by measuring the output amplitude of the final IF output at the image band. The calibration of the gain and phase mismatch is performed at power-up, and the normal operation of the RF receiver does not interfere with the mismatch calibration circuit. To verify the proposed technique, a 2.4-GHz Weaver image-reject receiver with the gain and phase mismatch calibration circuit is implemented in a 0.18-${\mu}m$ CMOS technology. The overall receiver achieves a voltage gain of 45 dB and a noise figure of 4.8 dB. The image rejection ratio(IRR) is improved from 31 dB to 59.76 dB even with 1 dB and $5^{\circ}$ mismatch in gain and phase, respectively.

• ETRI Journal
• /
• 제25권2호
• /
• pp.65-72
• /
• 2003

To achieve cost and size reductions, we developed a low cost manufacturing technology for RF substrates and a high performance passive process technology for RF integrated passive devices (IPDs). The fabricated substrate is a conventional 6" Si wafer with a 25${\mu}m$ thick $SiO_2$ surface. This substrate showed a very good insertion loss of 0.03 dB/mm at 4 GHz, including the conductive metal loss, with a 50 ${\Omega}$ coplanar transmission line (W=50${\mu}m$, G=20${\mu}m$). Using benzo cyclo butene (BCB) interlayers and a 10 ${\mu}m$ Cu plating process, we made high Q rectangular and circular spiral inductors on Si that had record maximum quality factors of more than 100. The fabricated inductor library showed a maximum quality factor range of 30-120, depending on geometrical parameters and inductance values of 0.35-35 nH. We also fabricated small RF IPDs on a thick oxide Si substrate for use in handheld phone applications, such as antenna switch modules or front end modules, and high-speed wireless LAN applications. The chip sizes of the wafer-level-packaged RF IPDs and wire-bondable RF IPDs were 1.0-1.5$mm^2$ and 0.8-1.0$mm^2$, respectively. They showed very good insertion loss and RF performances. These substrate and passive process technologies will be widely utilized in hand-held RF modules and systems requiring low cost solutions and strict volumetric efficiencies.

• ETRI Journal
• /
• 제27권1호
• /
• pp.89-94
• /
• 2005

This paper describes a low-loss, compact, 40-channel arrayed waveguide grating (AWG) which utilizes a monolithically integrated spot-size converter (SSC) for lowering the coupling loss between silica waveguides and standard single-mode fibers. The SSC is a simple waveguide structure that is tapered in both the vertical and horizontal directions. The vertically tapered structure was realized using a shadow-mask etching technique. By employing this technique, the fabricated, 40-channel, 100 GHz-spaced AWG with silica waveguides of 1.5% relative index-contrast showed an insertion-loss figure of 2.8 dB without degrading other optical performance.