• 대한전자공학회논문지TC
• /
• 제41권12호
• /
• pp.103-108
• /
• 2004

본 논문에서는 낮은 LO 입력으로 저 변환손실 특성을 갖는 MIMIC(Millimeter-wave Monolithic Integrated Circuit) V-band up-mixer를 설계 및 제작하였다. Up-mixer는 0.1 ㎛ GaAs PHEMT와 coplanar waveguide (CPW) 전송라인을 사용하여 제작되었다. Up-mixer는 60.4 GHz의 RF 주파수, 2.4 GHz의 IF 주파수와 58 GHz의 LO 주파수에서 동작되도록 설계되었다. Up-mixer는 표준 MIMIC공정을 사용하여 제작되었으며 칩 크기는 2.3 mmxl.6 mm이다. 제작된 up-mixer의 측정결과 입력신호가 -10.25 dBm 이고 LO의 입력 전력이 5.4 dBm 일 때 1.25 dB의 양호한 변환손실 특성을 얻었다. 58 GHz에서 LO 와 RF의 격리특성은 -13.2 dB를 나타내었다. 제작된 V-band up-mixer는 기존에 발표된 밀리미터파 up-mixer에 비하여 낮은 LO 입력 전력과 양호한 변환손실 특성을 나타내었다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2007년도 학술대회
• /
• pp.432-435
• /
• 2007

In this paper, a dual band microstrip patch Antenna is designed for RFID Application. The antenna shows a good performance at the frequencies, 900MHz and 2.45GHz for the radiation characteristics and input impedance matching, as well. The reflection factor is lower than -25dB and a good directivity higher than 5dB is achieved for both frequency.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(5)
• /
• pp.61-64
• /
• 2000

This paper describes a RF Down-Conversion Mixer for mobile communication systems. This circuit achieves low voltage operation and low power consumption by reducing stacked devices of conventional gilbert cell mixer. In order to reduce stacked devices, we use source-follower structure. The proposed RF Down-Conversion mixer operates up to 1.85GHz at 1.5V power supply with 0.25um CMOS technology and consumes 2.2mA.

• 한국전자파학회논문지
• /
• 제25권12호
• /
• pp.1243-1250
• /
• 2014

본 논문에서는 0.5~1.1 GHz 주파수 범위를 갖는 광대역 DDS(Direct Digital Synthesizer) 모듈의 설계 및 제작 결과에 대해 기술하고자 한다. 600 MHz 대역폭을 갖는 광대역 DDS 구현을 위해 DDS의 클럭을 2.4 GHz로 선정하였다. 광대역 DDS의 불요신호(spurious) 특성을 개선하기 위해 출력 불요신호 대비 크기가 같고, 역위상을 갖는 여러 개의 신호들을 동시에 발생시킨 후 DDS 내부에서 출력 신호와 합성하였다. 제작된 DDS 모듈의 불요신호는 상용 DDS 대비 10 dB 정도 개선되었고, DDS 모듈의 동조 속도는 340 ns 이하임을 확인하였다.

• 한국전자파학회논문지
• /
• 제25권4호
• /
• pp.381-386
• /
• 2014

본 논문에서는 PCB 몸체에서의 슬롯 안테나의 위치가 변할 때 안테나의 방사 성능의 변화가 발생하게 되는 이유에 대해 분석하고, 슬롯의 위치에 따라 대역폭 및 안테나 효율에 미치는 영향을 살펴보았다. 본 논문에서 제안되는 슬롯 안테나는 Wi-Fi 대역에서 동작되도록 설계되었으며, PCB 몸체에서 슬롯 안테나가 PCB 몸체 중앙에 위치할 경우, Wi-Fi(2.4~2.5 GHz)에서 -10 dB 기준 340 MHz(2.24~2.58 GHz)의 넓은 대역폭과 69 %의 높은 안테나 평균 효율을 얻을 수 있음을 확인하였다.

• 한국전자파학회논문지
• /
• 제27권5호
• /
• pp.486-489
• /
• 2016

논문에서는 corrugation 구조의 적용과 PTFE 테플론(비유전율=2.1) 유전체 렌즈의 삽입을 통하여 우수한 임피던스 매칭 특성과 고이득 성능을 가지는 corrugated 혼 안테나가 제안되었다. 제안된 안테나는 X 밴드(8~12 GHz)에서 -25 dB 이하의 측정 반사손실 성능을 가지고, 중심 주파수인 10 GHz에서 최대 이득이 22.3 dBi이며, 안테나의 전체 크기는 $110mm{\times}110mm{\times}135mm$이다. 제안된 안테나의 성능을 고려하였을 때, 레이더식 레벨 트랜스미터 시스템에 삽입되기에 적합하며, 특히 LNG 및 LPG와 같이 낮은 비유전율 및 반사율을 가지는 물질이 저장된 선박 혹은 해양플랜트 내부의 가스탱크에 적용될 수 있을 것으로 사료된다.

• 한국전자파학회논문지
• /
• 제12권5호
• /
• pp.686-693
• /
• 2001

본 논문에서는 대전력 증폭기의 비선형 전달 특성을 나타내는 Carrier Complex Power Series를 유도하였고, 이 전달함수를 이용하여 대전력 증폭기를 선형화하기 위한 전치 왜곡기의 비선형 전달 특성을 유도하고 구현하였다. 측정 시료로 제작된 IMT-2000 기지국 송신 대역 대전력 증폭기의 이득은 34.6 dB이고 P$_{1dB}$가 35.4 dBm이다. Inverse Carrier Complex Power Series를 이용한 전치 왜곡기를 제작하고, 대전력 증폭기에 부착하여 주파수가 각각 2.1375 GHz와 2.1425 GHz($\Delta$f=5 MHz)인 2-tone 신호의 출력이 25.43 dBm/tone일 때 17 dB의 개선 특성을 얻었다.다.

• 대한전자공학회논문지TC
• /
• 제37권7호
• /
• pp.24-30
• /
• 2000

본 논문에서는 SCM과 WDM방식의 아날로그 광 전송기술을 기반으로 IMT-2000 및 PCS 양 무선주파 수대역 전송에 사용 가능한 광 송수신기의 구조를 제안하고 이의 제작에 관련된 여러 파라미터들을 분석하였다. 특히 송신부의 고주파 신호와 LD사이의 임피던스 정합회로는 시뮬레이션을 통해 최적의 성능을 도출 하는 방법을 제안하였고, 또한 1.7GHz∼2.25GHz 대역에서 광 링크의 gain이 0dB일 때, 광 링크의 gain flatness 및 noise floor가 각각 ±1.5dB 및 -130dBm인 결과를 얻었다

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권1호
• /
• pp.29-34
• /
• 2015

This paper reports a couple of key circuit blocks developed for heterodyne receiver front-ends operating near 140 GHz based on SiGe HBT technology. Firstly, a 123-GHz oscillator was developed based on Colpitts topology, which showed -5 dBm output power and phase noise of -107.34 dBc/Hz at 10 MHz. DC power dissipation was 25.6 mW. Secondly, a 135 GHz mixer was developed based on a modified Gilbert Cell topology, which exhibited a peak conversion gain of 3.6 dB at 1 GHz IF at fixed LO frequency of 134 GHz. DC power dissipation was 3 mW, which mostly comes from the buffer.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.877-880
• /
• 2005

This paper describes a PLL frequency synthesizer for wireless LNA applications. The design is focused mainly on low-power and low-phase noise characteristics. A 128/129 dual-modulus prescaler has been designed using the proposed TSPC D flip-flops for high-speed operation and low-power consumption The designed synthesizer includes all building blocks for elimination of external components, other than the crystal. Its operating frequency can be programmed by external data. The frequency synthesizer has been designed using a $0.25{\mu}m$ CMOS process parameters. It operates in the frequency range of 2GHz to 3GHz and consumes 3.2mA at 2.5GHz from a 2.5V supply.