• 한국컴퓨터정보학회논문지
• /
• 제6권4호
• /
• pp.1-5
• /
• 2001

본 연구는 영상처리의 전처리과정으로 중요한 영상 이진화를 위해 사용되는 전역임계값 결정을 위한 새로운 접근 방법을 제안하였다. 제안한 알고리즘은 원 영상의 전체적인 윤곽을 가장 많이 포함하는 최상위 비트평면을 사용하여 영상을 중복되지 않는 두 영역으로 구분한 뒤, 두 영역의 평균 밝기 값의 차이로 임계값을 결정하는 전역 임계화 방법이다. 실험결과 제안한 방법은 인위적인 초기값 설정을 필요로 하지 않으며, 상대적으로 계산량이 적고 원 영상의 윤곽을 양호하게 보존하는 이진영상을 얻을 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1996년도 추계학술대회 논문집
• /
• pp.23-25
• /
• 1996

In this paper aims at studying the minimal test pattem of the RAM. This also propose a scheme of testing faults from the new fault model using the LLB. The length of test patterns are 6N(1-wsf), 9.5N(2-wsf), 7N(3-wsfl, 3N(4-wsf) operations in N-bit RAM. This test techniques can write into memory cell the number of write operations is reduced and then much testing time is saved. A test set which detects all positive-negative static t-ws faults for t=0, 1, 2, 3, 4 and detects all pattern sensitive fault in memory array. A new fault model, which encompasses the existing fault model Is proposed.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제54권4호
• /
• pp.243-250
• /
• 2005

Test methodology is diversity by devices and the number of test pattern is tremendous because the digital circuit includes TTL and CMOS family ICs as well as high density devices such as ROM and RAM. Accordingly, the quick and effective test strategy is required to enhance the test productivity. This paper proposes the test strategy which is able to be applied efficiently to the diversity devices on the digital circuit board by analyzing the structure and characteristic of the digital device. Especially, this test strategy detects the faulted digital device or the faulted digital circuit on the digital board using SSA(Serial Signature Analysis) technique based on the polynomial division theory The SSA technique identifies the faults by comparing the reminder from good device with reminder from the tested device. At this time, the reminder is obtained by enforcing the data stream obtained from output pins of the tested device on the LFSR(Linear Feedback Shift Register) representing the characteristic equation. Also, the method to obtain the optimal signature analysis circuit is explained by furnishing the short bit input streams to the long bit input streams to the LFSR having 8, 12, 16, 20bit input/output pins and by analyzing the occurring probability of error which is impossible to detect. Finally, the effectiveness of the proposed test strategy is verified by simulating the stuck at 1 errors or stuck at 0 errors for several devices on typical 8051 digital board.

• 한국통신학회논문지
• /
• 제35권12C호
• /
• pp.965-970
• /
• 2010

한 셀에 2비트를 저장하는 낸드 플래시 메모리에서는 한 셀에 저장되는 전압의 양을 4-레벨로 나누어 데이터를 구분한다. 이 4-레벨을 낮은 전압부터 각각 E, P1, P2, P3라고 할 때, 인접한 두 셀이 각각 E와 P3 레벨로 저장하게 되면, 통계적으로 이 부분에서 많은 데이터의 오류가 발생한다. 따라서 본 논문에서는 인접한 두 셀의 값이 E와 P3의 패턴이 연속해서 나오지 않게 하는 부호화 방법을 통해 연속된 셀에서 E와 P3가 붙어 나오는 패턴을 제거한다. 본 논문에서는 5심볼과 6심볼의 코드워드일 때의 부호/복호 방법을 소개한다. 5심볼을 만드는 부호화 방법은 입력 데이터가 9비트이며, 패리티는 1비트이고 부호율은 0.9 (9/10) 이다. 또한, 6심볼을 만드는 부호화 방법은 입력 데이터가 11비트 이며, 패리티는 1비트이며, 부호율은 0.916 (11/12) 이다.

• 한국컴퓨터정보학회논문지
• /
• 제19권12호
• /
• pp.111-121
• /
• 2014

본 논문에서는 트리 기반의 타임 슬롯을 사용한 하이브리드 쿼리 트리 구조를 제안한다. 제안 알고리즘은 8-ary tree 구조이며, 리더의 질의에 대한 태그 ID 응답 시, 디지털 코딩 방식을 Manchester 코드를 적용하여, 충돌 위치와 충돌 비트수를 검출할 수 있다. 또한 이 알고리즘은 고정된 4개의 슬롯을 사용하여, 한 번의 질의에 다수의 태그를 인식할 수 할 수 있다. 제안 알고리즘은 리더가 응답 받는 태그 ID의 첫 번째 비트 ($[prefix+1]^{th}$, F ${\in}$ {'0' or '1'})와 태그 ID의 두 번째 ~ 세 번째 비트($[prefix+2]^{th}{\sim}[prefix+3]^{th}$, $B_2{\in}$ {"00" or "11"}, $B_1{\in}$ {"01" or "10"})에서 비트 충돌 패턴을 이용해 4개의 타임 슬롯에 응답하게 함으로써, 한 번에 8개의 태그를 인식할 수 있다. 본 논문은 알고리즘의 질의 노드(prefix) 수의 worst case를 분석하여 다중 태그를 인식하는데 걸리는 지연 시간을 추출한다. 제안 알고리즘의 인식 지연 시간은 질의-응답 수와 질의 비트 수를 기준으로 하며, 각 알고리즘의 수식을 바탕으로 산출하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2002년도 ICCAS
• /
• pp.42.4-42
• /
• 2002

With the research of simplified neural networks, we propose an AND/OR neural network; a kind of brief, fast network Then, we present an OCR solution that equip the network in one-chip FPGA and design it by using HDL. We selected the representative hexadecimal character as the recognition feature class and used a Feature Vector Recognition Method in the statistic pattern recognition. The result feature vector was encoded into a 7 bit array and inputted into the AND/OR network to finish learning.

• 한국생활과학회지
• /
• 제15권3호
• /
• pp.481-490
• /
• 2006

Adjusting pressure level in the construction of athletes' tight-fitting garments by reducing the elastic knit pattern is a challenging subject, which influences the performance of the wearer directly. Therefore, in this study, relationship between the reduction rates of the basic pattern obtained from 3D human scan data and resultant clothing pressure was explored to improve the fit and pressure exerted by clothing. 3D scan data were obtained using Cyberware and they were transformed into a flat pattern using software based on Runge-Kutta method. Reduction rate was examined by subjective wear test as well as objective pressure measurement. As a result, difference in the length between the original 3D body scan data and the 2D tight-fitting pattern was 0.02$\sim$0.50cm (0.05$\sim$1.06%), which was within the range of tolerable limits in making clothes. Among the five garments, the 3T-pattern was superior in terms of subjective sensation and fit. The pressure of the 3T pattern was 2$\sim$4 gf/cm2 at five locations on the body, which is almost the same or a bit higher than that of Z-pattern. In the case of tight-fitting overall garment, the reduction rate of the pattern in the wale direction is more critical to the subjective sensation than the course direction. It is recommended that the reduction grading rules of course direction should be larger than that of Ziegert for a better fit of tight-fitting garments. In the case of wale direction, however, reduction grading rule should be kept the same as suggested earlier by Ziegert (1988).

• 한국광학회지
• /
• 제16권4호
• /
• pp.313-318
• /
• 2005

순수 차동 위상 변조(NRZ_DPSK) 신호의 눈열림 특성을 이용하여 차동 위상 변조(DPSK) 기반 전송 시스템 수신단에 사용되는 1-비트 지연 마흐젠더 간섭계의 최적 동작점을 자동으로 검색하고, 운용 시 이를 유지하는 능동 안정화 제어 방법을 제안하였다. 이 방법은 추가 부품 없이 밸런스 수신기의 두 출력 DC 전압 차이를 비교하여 제어하므로 경제적이고 구성이 간단하며 입력 파워 의존성이 없다. 실험 결과, 전송율 $10\%$ 정도의 반송 광신호 주파수 변화에 대해서도 안정된 성능을 보였다.

• 한국산학기술학회논문지
• /
• 제16권6호
• /
• pp.4125-4130
• /
• 2015

본 논문은 생체신호 (체온, 혈압, 맥박 등)를 측정하는 웨어러블 (Wearable) 디바이스에 장착된 인체 부착용 방사패턴 재구성 안테나의 통신성능 비교에 관한 논문이다. 제안된 안테나의 동작주파수는 블루투스 (Bluetooth) 통신 대역의 2.4 - 2.5 GHz 이며, 안테나의 최대이득은 1.96 dBi 이다. 제안된 안테나는 두 개의 RF 스위치 (PIN diode)를 이용하여 서로 반대방향의 빔을 생성하여 전자기파 신호를 효율적으로 송수신 한다. 또한 제안된 안테나는 탑 로딩(Top Loading)을 이용 세 가지의 각도 변경 ($30^{\circ}$, $90^{\circ}$, $150^{\circ}$)을 통해 각 방사패턴의 지향성 변화를 조사 하였다. 본 논문에서는 방사패턴 재구성 안테나를 통해 전파 간섭이 없는 전자파 차페실의 이상적인 전파환경과 실제 전파간섭이 존재 (Universal Software Radio Peripheral, USRP)하는 스마트 하우스 내에서 웨어러블 디바이스 안테나의 신호대 집음비 (Signal-to-Noise Ratio, SNR) 및 비트 에러율 (Bit Error Rate, BER) 성능 측정을 진행하였다. 두 경우의 측정 비교 시 SNR은 평균적으로 5 dB의 성능저하를 보이며, BER은 최대 10배 증가하여 수신 에러율 (Error rate of receiving signal)이 높아지는 것을 확인하였으며, 본 논문에서 측정한 SNR과 BER의 측정 결과로 전자파기기의 방해전파로 인한 성능저하를 수치상으로 예측 하였다.

• 전자공학회논문지A
• /
• 제32A권4호
• /
• pp.24-31
• /
• 1995

In this paper, the dual-mode burst-error-correcting decoding algorithm is adapted to the multiple trellis-coded .pi./4 shift QPSK in order to achieve the improvement of bit error rate (BER) performance over fading channels. The dual-mode adaptive decoder which combines maximum likelihood decoding with a burst detection scheme usually operates as a Viterbi decoder and switches to time diversity error recovery whenever an uncorrectable error pattern is identified. Rayleigh fading channels and Rician fading channels having the Rician parameter K=5dB are used in computer simulation, and the simulation results are compared with those of interleaving techniques. It is shown that under the constraint of the fixed overall memory quantity, the dual-mode adaptive decoding scheme gains an advantage in the BER performance with respect to interleaving strategies.