• 한국재료학회지
• /
• 제7권3호
• /
• pp.213-217
• /
• 1997

200MHz 응향광변조기 (AOM: Acousto-Optic Modulator)는 제 2고조파(SHG: Second Harmonic Generation)녹색 레이저와 함께 DVDR(Digital Video Disk Recorder)에 적용되어 고밀도 광기록용으로 사용되었다. 이러한 고밀도 광기록 장치로써 사용되기 위해서는 고출력 레이저의 사용이 필수적이며, 레이저 빔이 통과하는 각 광학 소자들의 코팅막은 고출력 레이저 빔에 대해 높은 레이저 damage threshold를 가져야 한다. AOM의 음향공학재료로 사용되는 $TeO_{2}$단결정에 코팅막의 종류 및 증착조건을 변화시키며 E-beam 증착법으로 A/R코팅 시편을 준비하였다. 0.55W의 입력 power를 갖는Ar레이저를 사용하여 코팅의 광손상 정도를 확인하였다. $AI_{2}O_{3}$막에 비해 $ZrO_{2}$와 $SiO_{2}$막을 사용한 경우 레이저 damage threshold는 크게 향상되었다. 또한 AOM모듈을 제작 후 구동회로와 연결하여 약 20mW의 SHG power를 입력시키며 출력 power long term안정성을 측정하였다.

• 전자공학회논문지
• /
• 제53권3호
• /
• pp.46-55
• /
• 2016

본 논문에서는 IF 대역의 고속 신호처리 시스템 응용을 위해 높은 동적성능을 가지는 13비트 100MS/s ADC를 제안한다. 제안하는 ADC는 45nm CMOS 공정에서 동작 사양을 최적화하기 위해 4단 파이프라인 구조를 기반으로 하며, 광대역 고속 샘플링 입력단을 가진 SHA 회로는 샘플링 주파수를 상회하는 높은 주파수의 입력신호를 적절히 처리한다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 넓은 신호범위를 얻기 위해 이득-부스팅 회로 기반의 2단 증폭기 구조를 가지며, 바이어스 회로 및 증폭기에 사용되는 소자는 부정합을 최소화하기 위해 동일한 크기의 단위 소자를 반복적으로 사용하여 설계하였다. 한편, 온-칩 기준전류 및 전압회로에는 배치설계 상에서 별도의 아날로그 전원전압을 사용하여 고속 동작 시 인접 회로 블록에서 발생하는 잡음 및 간섭에 의한 성능저하를 줄였다. 또한, 미세공정상의 잠재적인 불완전성에 의한 성능저하를 완화하기 위해 다양한 아날로그 배치설계 기법을 적용하였으며, 전체 ADC 칩은 $0.70mm^2$의 면적을 차지한다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.77LSB, 1.57LSB의 값을 가지며, 동적성능은 100MS/s 동작 속도에서 각각 최대 64.2dB의 SNDR과 78.4dB의 SFDR을 보여준다. 본 시제품 ADC는 $2.0V_{PP}$의 넓은 입력신호범위를 처리하는 동시에 IF 대역에서 높은 동적성능을 확보하기 위해 사용공정상의 최소 채널 길이가 아닌 긴 채널 기반의 소자를 사용하며, 2.5V의 아날로그 전압, 2.5V 및 1.1V 두 종류의 디지털 전원전압을 사용하는 조건에서 총 425.0mW의 전력을 소모한다.

• Journal of the Optical Society of Korea
• /
• 제18권3호
• /
• pp.261-273
• /
• 2014

In this paper, metal insulator metal (MIM) plasmonic slot cavity narrow band-pass filters (NBPFs) are studied. The metal and dielectric of the structures are silver (Ag) and air, respectively. To improve the quality factor and attenuation range, two novel NBPFs based on tapered structures and double cavity systems are proposed and numerically analyzed by using the two-dimensional (2-D) finite difference time domain (FDTD) method. The impact of different parameters on the transmission spectrum is scrutinized. We have shown that increasing the cavities' lengths increases the resonance wavelength in a linear relationship, and also increases the quality factor, and simultaneously the attenuation of the wave transmitted through the cavities. Furthermore, increasing the slope of tapers of the input and output waveguides decreases attenuation of the wave transmitted through the waveguide, but simultaneously decreases the quality factor, hence there should be a trade-off between loss and quality factor. However, the idea of adding tapers to the waveguides' discontinuities of the simple structure helps us to improve the device total performance, such as quality factor for the single cavity and attenuation range for the double cavity. According to the proposed NBPFs, two, three, and four-port power splitters functioning at 1320 nm and novel ultra-compact two-wavelength and triple-wavelength demultiplexers in the range of 1300-1550 nm are proposed and the impacts of different parameters on their performances are numerically investigated. The idea of using tapered waveguides at the structure discontinuities facilitates the design of ultra-compact demultiplexers and splitters.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.58-68
• /
• 2006

본 논문에서는 차세대 디지털 TV 및 무선 랜 등과 같이 고속에서 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템을 위한 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 10b 해상도에서 250MS/s의 아주 빠른 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 3단 파이프라인 구조를 사용하였다. 입력단 SHA 회로는 게이트-부트스트래핑 (gate-bootstrapping) 기법을 적용한 샘플링 스위치 혹은 CMOS 샘플링스위치 등 어떤 형태를 사용할 경우에도 10비트 이상의 해상도를 유지하도록 하였으며, SHA 및 두개의 MDAC에 사용되는 증폭기는 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용함으로써 10비트에서 요구되는 DC 전압 이득과 250MS/s에서 요구되는 대역폭을 얻음과 동시에 필요한 위상 여유를 갖도록 하였다. 또한, 2개의 MDAC의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 향상된 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하였으며, 기준 전류 및 전압 발생기는 온-칩 RC 필터를 사용하여 잡음을 최소화하고, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.24LSB, 0.35LSB 수준을 보여준다. 또한, 동적 성능으로는 200MS/s와 250MS/s의 동작 속도에서 각각 최대 54dB, 48dB의 SNDR과 67dB, 61dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.2V 전원 전압에서 최대 동작 속도인 250MS/s일 때 85mW이다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1034-1046
• /
• 2013

본 논문에서는 임의의 고조파 임피던스를 갖는 출력 정합 회로를 이용한 GaN HEMT 전력증폭기의 설계를 보였다. 선정된 GaN HEMT 소자는 TriQuint사의 TGF2023-02이며, 전력증폭기 구성을 위하여 상용 패키지에 패키징하였다. 패키지 입 출력 기준면에서 로드-풀 시뮬레이션을 수행하였다. 기본파에서는 최대 출력, 2차 및 3차 고조파에서는 최대 효율을 갖는 최적 임피던스를 도출하였다. 도출된 임피던스는 fixture에 의하여 임의의 고조파 임피던스를 보였으며, 이를 정합하기 위하여 4개의 전송선으로 구성된 출력 정합 회로를 제안하였다. 최적 임피던스를 정합하기 위한 전송선의 특성 임피던스와 전기각을 수학적으로 도출하였다. 제안된 출력 정합회로를 PCB상에 구현하여 전력증폭기를 제작하였다. 제작된 전력증폭기는 $54.6{\times}40mm^2$의 크기를 가지며, 2.5 GHz에서 8 W 이상의 출력을 보이고, 8 W 출력에서 효율 55 % 이상, 그리고 2차 및 3차 고조파는 모두 35 dBc 이상의 특성을 보였다.

• 전자공학회논문지
• /
• 제53권10호
• /
• pp.34-39
• /
• 2016

본 논문에서는 체내 이식용 신경 신호 기록 장치를 위한 저전압 저전력 아날로그 front-end 집적회로를 설계하였다. 제안된 집적 회로는 1 Hz에서 5 kHz 주파수 대역에 존재하는 신경 신호를 처리하기 위해 저잡음 neural 증폭기와 대역폭 조절이 가능한 능동 bandpass 필터로 구성되어 있다. Neural 증폭기는 우수한 잡음 특성을 위해 source-degenerated folded-cascode 연산증폭기를 기반으로 하여 설계하였고, 능동 필터의 경우 저전력의 current-mirror 연산증폭기를 이용하여 설계하였다. 능동 필터의 high-pass cutoff 주파수는 1 Hz에서 300 Hz까지 제어가 가능하며, low-pass cutoff 주파수는 300 Hz에서 8 kHz까지 제어가 가능하다. 전체 아날로그 front-end 회로는 53.1 dB의 전압 이득 성능과 1 Hz에서 10 kHz 대역에 대해서 $4.68{\mu}Vrms$의 입력 잡음 성능과 3.67의 noise efficiency factor 성능을 보인다. $18-{\mu}m$ CMOS 공정을 이용하여 설계를 하였고 1-V 전원에서 $3.2{\mu}W$의 전력 소모 성능을 갖는다. 칩 레이아웃 면적은 $0.19 mm^2$ 이다.

• 한국생산제조학회지
• /
• 제26권1호
• /
• pp.20-29
• /
• 2017

Motion synchronization between developed real and virtual robots for object recognition and target tracking is introduced. ASUS's XTION PRO Live is implemented as a sensor and configured to recognize walls and obstacles, and perceive objects. In order to create virtual reality, Unity 3D is adopted to be associated with the real robot, and the virtual object is controlled by using an input device. A Bluetooth serial communication module is used for wireless communication between the PC and the real robot. The motion information of a virtual object controlled by the user is sent to the robot. Then, the robot moves in the same way as the virtual object according to the motion information. Through motion synchronization, two scenarios, which map the real space and current object information with virtual objects and space, were demonstrated, yielding good agreement between the two spaces.

• Journal of Power Electronics
• /
• 제15권6호
• /
• pp.1673-1681
• /
• 2015

A low dropout (LDO) regulator with a wide-bandwidth is proposed in this paper. The regulator features a Human Body Model (HBM) 8kV-class high robustness ElectroStatic Discharge (ESD) protection circuit, and two error amplifiers (one with low gain and wide bandwidth, and the other with high gain and narrow bandwidth). The dual error amplifiers are located within the feedback loop of the LDO regulator, and they selectively amplify the signal according to its ripples. The proposed LDO regulator is more efficient in its regulation process because of its selective amplification according to frequency and bandwidth. Furthermore, the proposed regulator has the same gain as a conventional LDO at 62 dB with a 130 kHz-wide bandwidth, which is approximately 3.5 times that of a conventional LDO. The proposed device presents a fast response with improved load and line regulation characteristics. In addition, to prevent an increase in the area of the circuit, a body-driven fabrication technique was used for the error amplifier and the pass transistor. The proposed LDO regulator has an input voltage range of 2.5 V to 4.5 V, and it provides a load current of 100 mA in an output voltage range of 1.2 V to 4.1 V. In addition, to prevent damage in the Integrated Circuit (IC) as a result of static electricity, the reliability of IC was improved by embedding a self-produced 8 kV-class (Chip level) ESD protection circuit of a P-substrate-Triggered Silicon Controlled Rectifier (PTSCR) type with high robustness characteristics.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권2호
• /
• pp.134-142
• /
• 2010

A comparative study on the trade-off between the drive current and the total gate capacitance in double-gate (DG) and triple-gate (TG) FinFETs is performed by using 3-D device simulation. As the first result, we found that the optimum ratio of the hardmask oxide thickness ($T_{mask}$) to the sidewall oxide thickness ($T_{ox}$) is $T_{mask}/T_{ox}$=10/2 nm for the minimum logic delay ($\tau$) while $T_{mask}/T_{ox}$=5/1~2 nm for the maximum intrinsic gate capacitance coupling ratio (ICR) with the fixed channel length ($L_G$) and the fin width ($W_{fin}$) under the short channel effect criterion. It means that the TG FinFET is not under the optimal condition in terms of the circuit performance. Second, under optimized $T_{mask}/T_{ox}$, the propagation delay ($\tau$) decreases with the increasing fin height $H_{fin}$. It means that the FinFET-based logic circuit operation goes into the drive current-dominant regime rather than the input gate load capacitance-dominant regime as $H_{fin}$ increases. In the end, the sensitivity of $\Delta\tau/{\Delta}H_{fin}$ or ${{\Delta}I_{ON}}'/{\Delta}H_{fin}$ decreases as $L_G/W_{fin}$ is scaled-down. However, $W_{fin}$ should be carefully designed especially in circuits that are strongly influenced by the self-capacitance or a physical layout because the scaling of $W_{fin}$ is followed by the increase of the self-capacitance portion in the total load capacitance.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1104-1112
• /
• 2013

본 논문에서는 감지기에서 특정 거리만큼 떨어진 곳에 버블 형태의 감지 영역을 형성하는 새로운 버블형 동작 감지기를 위해 나노초의 발진 기동 시간과 8.35 GHz의 중심주파수를 가지는 광대역 콜피츠 전압제어발진기를 설계 및 제작하였다. 전압제어발진기는 HEMT 소자 및 콜피츠 궤환 구조를 이용한 부성 저항부와 바랙터 다이오드 및 단락된 마이크로스트립 분기 선로를 이용한 공진부로 구성되었다. 패키지된 트랜지스터의 기생 인덕턴스로 인해 8.1 GHz에서 용량성 값에서 유도성 값으로 변하는 부성 저항부의 리액턴스 변화는 마이크로스트립 분기 선로와 직렬 캐패시터를 이용하여 보상하였다. 부성 저항 값을 결정하는 궤환 캐패시터들의 값을 조정함으로써 부성 저항 값 변화에 따른 발진 기동 시간 개선 여부와 부성 저항부의 입력 리액턴스 기울기 변화에 따른 대역폭 개선 여부도 조사되었다. 제작된 전압제어발진기는 2.3 GHz(28 %)의 튜닝 대역폭과 4.1~7.5 dBm의 출력 전력, 그리고 2 nsec 이하의 발진 기동 시간을 가지는 것으로 측정되었다.