• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 추계학술대회 논문집 학회본부
• /
• pp.402-404
• /
• 1997

The synthesis of the 3D images is the most important part of the virtual reality. The ray tracing is the best method for reality in the 3D graphics. But the ray tracing requires long computation time for the synthesis of the 3D images. So, we implements the ray tracing with software and hardware. Specially we designs the hit-test unit with FPGA tool for the ray-tracing.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2007년도 학술대회
• /
• pp.251-255
• /
• 2007

In this paper, propagation analysis method in using 3D Ray Tracing propagation model in wireless cell planning is proposed. Through 3D Ray Tracing model, we can predict the distribution of propagation loss of the received signal. For correct and a low complex analysis, Quad Tree and Pre-Ordering and Hash Function algorithms are included in 3D Ray Tracing algorithm. And 3D Ray Tracing model is embodied in CellTREK that is developed by KT and used to plan Wibro system analysis. In CellTREK, propagation analysis is performed and that result is represented in 3D viewer. In numerical results, it is showed that the proposed scheme outperforms Modified HATA model when comparing with measurement data.

• 대한전기학회논문지:전력기술부문A
• /
• 제48권5호
• /
• pp.636-642
• /
• 1999

The synthesis of the 3D images is the most important part of the virtual reality. The ray tracing is the best method for reality in the 3D graphics. But the ray tracing requires long computation time for the synthesis of the 3D images. So, we implement the ray tracing with software and hardware. Specially we design the hit-test unit with FPGA tool for the ray tracing. Hit-test unit is a very important part of ray tracing to improve the speed. In this paper, we proposed a new hit-test algorithm and apply the parallel architecture for hit-test unit to improve the speed. We optimized the arithmetic unit because the critical path of hit-test unit is in the multiplication part. We used the booth algorithm and the baugh-wooley algorithm to reduce the partial product and adapted the CSA and CLA to improve the efficiency of the partial product addition. Our new Ray tracing processor can produce the image about 512ms/F and can be adapted to real-time application with only 10 parallel processors.

• 한국통신학회논문지
• /
• 제38A권12호
• /
• pp.1110-1116
• /
• 2013

3D-ray tracing tool은 신호의 반사, 투과, 그리고 회절까지 고려하여 3차원 공간에서 더욱 정확한 네트워크 성능을 분석하기 위한 소프트웨어이다. 통신표준에서는 통신 자원을 효율적으로 제공하기 위해 소형셀을 포함한 Heterogeneous Networks (HetNets)을 도입하고 있다. 매크로셀에 비해 좁아진 커버리지를 사용하는 소형셀 환경에서는 3D 공간에서 성능분석이 중요해 졌다. 또한 지형구조와 건물의 배치 그리고 3D 빔포밍(beamforming) 기술 등의 사용으로 인해 네트워크 환경이 복잡해지기 때문에 기존의 2차원 수학적 모델들을 이용하여 성능을 분석하기에는 어려움이 따른다. 본 논문에서는 소형셀 네트워크 성능을 더욱 효율적으로 분석하기 위한 3D-ray tracing tool을 활용한 성능평가 방법을 소개한다. 성능평가 결과 기존의 방법보다 3D-ray tracing tool을 활용한 성능평가 방법이 소형셀 환경에서 더욱 적합하다는 결론을 내렸다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권2호
• /
• pp.65-70
• /
• 2015

In this paper, we describe the world's first real-time ray-tracing chip architecture. Ray-tracing technology generates high-quality 3D graphics images better than current rasterization technology by providing four essential light effects: shadow, reflection, refraction and transmission. The real-time ray-tracing chip named RayChip includes a real-time ray-tracing graphics processing unit and an accelerating tree-building unit. An ARM Ltd. central processing unit (CPU) and other peripherals are also included to support all processes of 3D graphics applications. Using the accelerating tree-building unit named RayTree to minimize the CPU load, the chip uses a low-end CPU and decreases both silicon area and power consumption. The evaluation results with RayChip show appropriate performance to support real-time ray tracing in high-definition (HD) resolution, while the rendered images are scaled to full HD resolution. The chip also integrates the Linux operating system and the familiar OpenGL for Embedded Systems application programming interface for easy application development.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권3호
• /
• pp.133-140
• /
• 2008

본 논문은 GPU상에서 작동되는 ray tracing을 위한 효과적인 k-D tree 탐색 알고리즘을 제안한다. 기존의 k-D tree를 위한 GPU 기반 탐색 알고리즘은 임의의 단말노드에서 교차되는 primitive를 찾지 못한 경우. root 노드 방향으로 bottom-up 탐색하여 부모 노드에서 bounding box 교차검사를 이용해 형제 노드의 기 방문 여부를 판단한다. 이러한 방법은 이미 방문한 부모 노드의 방문과 bounding box 교차검사를 중복적으로 수행한다. 본 논문에서 제안하는 알고리즘은 bottom-up 탐색을 수행 할 때 형제노드가 이전에 방문했는지를 확인할 수 있는 효율적인 방법을 제시함으로써 형제노드 및 부모로드의 방문을 생략하도록 하고, 또한 아직 방문하지 않은 노드에 대해서만 bounding box 교차검사를 수행함으로써 중복된 연산을 피한다. 결과적으로 본 논문의 실험은 기존 알고리즘 대비 제안하는 알고리즘이 약 30%의 성능 향상이 있음을 보여 준다.

• 한국전자파학회논문지
• /
• 제20권5호
• /
• pp.471-479
• /
• 2009

본 논문에서는 개선된 가시 트리 구조와 가시면 검색을 위해 효율적인 방법을 적용한 광선 추적법을 제안한다. 비슷한 특성을 갖는 트리의 노드를 재생성하지 않는 개선된 가시 트리 구조를 사용하였으며, 가시면 판별을 위해 묶음 광선(packet ray) 개념 검사점을 비균일하게 분포시키는 방법으로 경로 탐색 성능을 개선하였다. 충돌검사에서 묶음 광선를 사용함으로써 3.3배의 속도 개선을 이루었으며, 비균일 검사점 분포를 통해 1.11배의 성능향상을 이루었다. 본 광선추적법을 적용한 결과의 경우, 경로 손실에서 Rh4S 에러가 1.9 dB 발생하여 높은 정확도를 제공할 수 있음을 보였다.

• 한국공간정보시스템학회:학술대회논문집
• /
• 한국공간정보시스템학회 2003년도 추계학술대회
• /
• pp.159-162
• /
• 2003

In this paper, to find probable collision positions between moving object and terrain in 3D space efficiently, we use a model, similar to Ray Tracing, which finds the triangles intersected by a directed line segment from a large amount of triangles. We try to reduce dead space as much as possible to find candidate triangles intersected by a directed line segment than previous work's. A new modified octree, LBV-Octree(Least Bounding Voxel Octree), is proposed, and we have a ray tracing with it. In the experiment, ray tracing with LBV-Octree provides $5%{\sim}11%$ better performance than with classical octree.

• 한국전자파학회논문지
• /
• 제18권11호
• /
• pp.1231-1236
• /
• 2007

본 논문에서는 무선 망 설계에 필요한 전파 특성 예측을 위한 방법 중 하나인 광선 추적법의 속도 향상 방법을 제시했다. 빠르고 정확한 광선 추적을 위해 ray tube라는 매개체를 이용하여 전파의 반사, 투과, 회절을 계산하는데, 건물 등의 방해물이 많을수록 계산 시간이 매우 늘어나는 문제점을 해결하기 위해 중복된 계산을 줄이는 방법들을 제시했다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
• /
• pp.1073-1076
• /
• 1987

In this paper, a new ray tracing algorithm which uses space subdivision method is introduced. In order to reduce huge number of ray-surface intersection calculation, the space is subdivided as lattice that contains minimum number of objects. With lattice structure, the process that calculates unnecessary ray-surface intersection is eliminated.