• E2M - 전기 전자와 첨단 소재
• /
• 제8권3호
• /
• pp.254-260
• /
• 1995

A method is described for the design and fabrication of the sensor interface circuits on the Clark electrodes for the dissolved oxygen(DO). The discussion includes a method for the +5 V single-supply driving for the sensor circuits, which has low power comsumption for the front-end electronics. DO probe under test is composed of the Clark electrode with silver anode, gold cathode and the electrolyte of half saturated KCI solution and the FEP teflon memtrance for the oxygen penetration. Typical polarograms for the DO probes by using this sensor circuit reveals high accuracy over 99% of the I to V conversion. Partial pressure of oxygen obtained from the polarograms are well suited to the results calculated. It is expected that the proposed sensor circuits can be utilized into the customized IC for the battery-driven small-size DO meters.

• 전자공학회논문지C
• /
• 제34C권6호
• /
• pp.51-57
• /
• 1997

Low-voltage, low-power gm-C filter utilizing newly dveloped operational transconductance amplifier (OTA) is described in this paper. The OTA has only two MOS transistors in saturation region between $V_{DD}$ and GND, and thus low voltage operation is possible. To improve the linearity, the OTA is made differential. Common mode feedback, essential in differential circuit, requires no additional implemented in $0.8\mu\textrm{m}$ CMOS process, and the center frequency can be controlled from 15MHz with 3.0V single power supply.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.595-604
• /
• 2016

Utilizing a standard 130-nm CMOS process, a RF frontend is designed at 24 GHz for automotive collision avoidance radar application. Single IF direct conversion receiver (DCR) architecture is adopted to achieve high integration level and to alleviate the DCR problem. The proposed frontend is composed of a two-stage LNA and downconversion mixers. To save power consumption, and to enhance gain and linearity, stacked NMOS-PMOS $g_m$-boosting technique is employed in the design of LNA as the first stage. The switch transistors in the mixing stage are biased in subthreshold region to achieve low power consumption. The single balanced mixer is designed in PMOS transistors and is also realized based on the well-known folded architecture to increase voltage headroom. This frontend circuit features enhancement in gain, linearity, and power dissipation. The proposed circuit showed a maximum conversion gain of 19.6 dB and noise figure of 3 dB at the operation frequency. It also showed input and output return losses of less than -10 dB within bandwidth. Furthermore, the port-to-port isolation illustrated excellent characteristic between two ports. This frontend showed the third-order input intercept point (IIP3) of 3 dBm for the whole circuit with power dissipation of 6.5 mW from a 1.5 V supply.

• 대한전자공학회논문지SD
• /
• 제41권8호
• /
• pp.67-74
• /
• 2004

이 논문에서는 Interpolation 구조를 이용한 3.3V 8-bit 500MSPS CMOS A/D 변환기를 설계하였다. 고속 동작의 문제를 해결하기 위해서 새로운 프리앰프, 기준 전압 흔들림을 보정하기 위한 회로, 평균화 저항을 제안하였다. 제안된 Interpolation A/D 변환기는 Track ＆ Hold, 256개의 기준전압이 있는 4단 저항열, 128개의 비교기 그리고 디지털 블록으로 구성되어 있다. 제안된 A/D 변환기는 0.35um 2-poly 4-metal N-well CMOS 공정이다. 이 A/D 변환기는 3.3V에서 440mW를 소비하며, 유효 칩 면적은 2250um x 3080um을 갖는다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권2호
• /
• pp.147-155
• /
• 2002

This paper describes RF front-end transceiver chipset for the dual-mode operation of PCS-Korea and IMT-2000. The transceiver chipset has been implemented in a $0.25\mutextrm{m}$ single-poly five-metal CMOS technology. The receiver IC consists of a LNA and a down-mixer, and the transmitter IC integrates an up-mixer. Measurements show that the transceiver chipset covers the wide RF range from 1.8GHz for PCS-Korea to 2.1GHz for IMT-2000. The LNA has 2.8~3.1dB NF, 14~13dB gain and 5~4dBm IIP3. The down mixer has 15.5~16.0dB NF, 15~13dB power conversion gain and 2~0dBm IIP3. The up mixer has 0~2dB power conversion gain and 6~3dBm OIP3. With a single 3.0V power supply, the LNA, down-mixer, and up-mixer consume 6mA, 30mA, and 25mA, respectively.

• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.65-73
• /
• 2007

본 논문에서는 UMTS용 수신기를 위한 저 전력 CMOS 연속-시간 시그마-델타 모듈레이터에 대해 논한다. 저 전력 동작수행을 위한 연속 시간 모듈레이터의 루프 필터는 선형성이 우수하고, 튜닝 회로가 비교적 간단한 active-RC 필터로 구성하였다. 본 모듈레이터의 구조는 전력 효율을 높이기 위해 24의 OSR (Oversampling Ratio)의 3차 4비트 단일 루프로 구성하였고, 초과 루프 지연 시간에 의한 성능 저하를 방지하기 위해 반주기 지연 제환 경로를 추가하였다. 제작한 회로의 SNR, SNDR, Dynamic range는 각각 71dB, 65dB, 74dB로 측정되었다. 설계한 연속-시간 시그마-델타 모듈레이터는 0.18-um CMOS 표준공정으로 제작하였고, 1.8V의 단일 전원 전압에서 15mW의 전력을 소모한다.

• 전자공학회논문지
• /
• 제53권9호
• /
• pp.54-61
• /
• 2016

본 논문에서는 6 Gbps 고속 double data rate(DDR) 인터페이스를 위한 기준 전압 발생기와 선형 등화기를 포함하는 단일 종단 수신기를 제안한다. 제안하는 단일 종단 수신기는 낮은 전압 레벨의 입력 신호에 대해 전압 이득을 증가시키기 위해 공통 게이트 증폭기를 사용한다. 저주파의 이득을 줄이고 고주파 피킹 이득을 발생시키는 연속 시간 선형 등화기가 공통 게이트 증폭기에서의 구현을 위해 제안된다. 또한, 공통 게이트 증폭기의 오프셋 노이즈를 줄임으로 전압이득을 극대화하기 위해 기준 전압 발생기가 구현된다. 제안하는 기준 전압 발생기는 디지털 평준화 기법에 의해 2.1 mV의 해상도로 제어된다. 제안된 단일 종단 수신기는 공급전압 1.2 V의 65 nm CMOS 공정에서 설계되었으며 6 Gbps의 동작속도에서 15 mW의 전력을 소모한다. 설계된 등화기는 저주파에서의 이득 대비 3 GHz 주파수에서의 피킹 이득을 5 dB 이상 증가시킨다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.219-225
• /
• 2012

디지털 보청기용 저전력, 저잡음 전치증폭기를 설계하였다. 본 전치증폭기는 일렛트렛 마이크로부터 싱글엔드 형태로 입력 받은 신호를 증폭한 후, 차동신호의 형태로 ADC에 전달한다. 또, 3.6, 7.2, 14.4, 28.8의 가변이득을 가지며 100Hz~10kHz의 주파수 대역에서 동작한다. 설계된 증폭기는 130nm CMOS 공정으로 제작되었으며, 1.2V 전원을 사용하여 측정한 결과 85dB의 SNR, 0.05%의 고조파 왜곡 및 $200{\mu}W$의 파워소모를 얻었다.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.115-124
• /
• 2004

본 논문은 고효율, 저전력을 갖는 PRML 디스크 드라이브 읽기 채널용 6비트, 8탭의 FIR 필터 칩을 제안한다. 제안된 필터는 병렬처리 구조를 채택하고 있으며 4단의 파이프라인으로 구성되어 있다. 곱셈 연산을 위하여 수정 부스 알고리즘을 사용하였으며 덧셈 연산을 위하여 압축회로 로직을 사용하였다. 전력 소모를 줄이기 위하여 CMOS 패스-트랜지스터 로직을 사용하였으며 싱글-레일 로직을 이용하여 칩의 면적을 감소시켰다. 제안된 필터는 실제 칩으로 구현되었으며 3.3V 전원을 공급하여 100MHz에서 120mV의 전력을 소비하고 1.88×1.38 ㎟의 면적을 차지한다. 구현된 필터는 유사 선폭의 공정을 사용한 기존구조에 비해 약 11.7%의 전력이 감소하였다.

• 한국산학기술학회논문지
• /
• 제15권1호
• /
• pp.436-440
• /
• 2014

본 논문에서는 PCB Plane 레이어가 SMPS에 미치는 영향을 확인하기 위하여 일반적인 단면 PCB와 Plane을 갖는 양면 PCB를 이용한 SMPS의 출력특성을 각각 분석하였다. 그 이후 동일한 레이아웃을 갖는 PCB의 반대 면에 Ground Plane을 설치한 양면PCB를 이용하여 SMPS 기판을 작성하여 단면 PCB SMPS에 적용해서 분석한 모든 부품을 이동 실장한 후 두 SMPS의 출력특성을 전압, 전류, 고주파잡음 측면에서 비교 분석하였다. 그 결과 단면PCB의 SMPS는 100MHz대역의 고주파 잡음이 150mV인 반면, Ground Plane을 설치한 SMPS에서는 50mV로 1/3 저감되는 현상을 확인하였다. 그리고 고주파 잡음 성분 또한 감소됨을 확인하였다.