• Journal of KIISE:Computer Systems and Theory
• /
• v.32 no.9
• /
• pp.457-464
• /
• 2005

In this paper a 3D memory system that allows 17 access types at an arbitrary position is introduced. The proposed memory system is based on two main functions: memory module assignment function and address assignment function. Based on them, the memory system supports 17 access types: 13 Lines, 3 Rectangles, and 1 Hexahedron. That is, the memory system allows simultaneous access to multiple data in any access types at an arbitrary position with a constant interval. In order to allow 17 access types the memory system consists of memory module selection circuitry, data routing circuitry for READ/WRITE, and address calculation/routing circuitry In the point of view of a developer and a programmer, the memory system proposed in this paper supports easy hardware extension according to the applications and both of them to deal with it as a logical three-dimensional away In addition, multiple data in various across types can be simultaneously accessed with a constant interval. Therefore, the memory system is suitable for building systems related to ,3D applications (e.g. volume rendering and volume clipping) and a frame buffer for multi-resolution.

• Proceedings of the Korean Association of Geographic Inforamtion Studies Conference
• /
• 2007.10a
• /
• pp.247-256
• /
• 2007

Accessibility is a field of study that has primarily been applied to urban or transportation problems two dimensionally. However, in large complex buildings as shopping centers or hospitals, inter-spatial accessibility among compartments has to be taken into account such as in building layouts or evacuation planning. This study expands space syntax theory, one of accessibility-related methodologies used for computing connectivity in urban or architectural spaces, into 3D indoor spaces. Although space syntax is basically a topology-based theory that does not consider general costs such as distance or time, this study suggests modification that incorporates different types of impedances in moving between places including distances, turns and transfers between floors. The proposed method is applied to a 3D campus building model in computing and displaying the accessibility to exit doors or cohesive accessibility among similar functions.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10b
• /
• pp.502-504
• /
• 2001

본 논문에서는 영상기반 모델링에서 3차원의 기하학적 제약을 이용한 모델링을 다루고 있다. 기존에 이러한 연구가 많이 진행되어져 왔으나, 여기에서는 새로운 방법에 의한 모델링을 시도하였다. 이러한 접근방법은 이해하기가 쉽고, 편리하며, 간단한 모델링에 적용이 용이하다. 또한, 영상평면 정보와 3차원의 정보를 가지고 있기 때문에 기존의 3차원 복원 이론과 혼합하여 적용할 수 있다. 영상기반 모델링(IBM, Image Based Modeling)의 핵심은 2차원 영상에서 사라진 깊이 정보를 어떻게 찾는가에 있다. 기존에는 3차원 복원을 위하여 투영된 영상평면의 점을 이용하거나, 이미지 상에서의 소실점을 찾거나, 2차원의 벡터와 3차원의 공간 좌표의 특정한 평면에 놓여있는 벡터와의 관계를 이용하여 깊이 정보를 복원하였다. 이러한 접근 방법은 사용자가 선택한 2차원 좌표로부터 3차원 좌표를 구하는 것이다. 본 논문에서는 기존의 방법과 다르게 3차원 원시 기하모델의 제약을 이용하여 사용자가 3차원 원시 기하모델을 2차원 영상에 투영하고, 그 정보를 이용하여 영상의 3차원 정보를 찾아 나가는 방법을 소개한다. 또한, 선형적인 최적화 기능을 넣어 관사 모델을 구하였다.

• Journal of Korean Society for Geospatial Information Science
• /
• v.15 no.3
• /
• pp.11-18
• /
• 2007

Recently 3D GIS and its applications are getting attention increasingly as various ubiquitous-related techniques for 3D spaces are being developed. Although they call for quantitative measures such as accessibility, most accessibilityrelated studies are limited to 2D networks, not 3D indoor space levels. In this paper, we develop an accessibility index applicable to 3D models. We first examine the theory of Space Syntax which has been developed and used to measure the connectivity or relationships between spatial segments in urban or architectural environments. Then, we expand the principle to a more general form so it can be applied to both street and indoor space levels. We incorporate different types of impedances in moving between places including distances, turns and transfers between floors into the traditional Space Syntax that measures the spatial depths solely based on the structural forms. Finally, we illustrate the use of the proposed measure comparatively using a campus building.

• Journal of the Korea Society of Computer and Information
• /
• v.17 no.7
• /
• pp.1-11
• /
• 2012

As process technology scales down, the number of cores integrated into a processor increases dramatically, leading to significant performance improvement. Especially, the GPU(Graphics Processing Unit) containing many cores can provide high computational performance by maximizing the parallelism. In the GPU architecture, the access latency to the main memory becomes one of the major reasons restricting the performance improvement. In this work, we analyze the performance improvement of the 3D GPU architecture compared to the 2D GPU architecture quantitatively and investigate the potential problems of the 3D GPU architecture. In general, memory instructions account for 30% of total instructions, and global/local memory instructions constitutes 60% of total memory instructions. Therefore, the performance of the 3D GPU is expected to be improved significantly compared to the 2D GPU by reducing the delay of memory instructions. However, according to our experimental results, the 3D architecture improves the GPU performance only by 2% compared to the 2D architecture due to the memory bottleneck, since the performance reduction due to memory bottleneck in the 3D GPU architecture increases by 245% compared to the 2D architecture. This paper provides the guideline for suitable memory design by analyzing the efficiency of the memory architecture in 3D GPU architecture.

• Review of KIISC
• /
• v.19 no.2
• /
• pp.74-81
• /
• 2009

본 연구는 여러 위치에서 이동 중인 다양한 유형의 단말기에 대해 보안을 관리하는 통합 시스템을 개발하는 것이다. 이 기술은 모바일 단말 인증, 모바일 단말 신뢰, 개인 프라이버시 보호, 3차원 시각화 기술에 의한 모바일 단말 보안 관리 기술이다. 인증과 신뢰 기술은 다른 도메인에 접근하더라도 신뢰할 수 있는지를 검사한다. 개인 프라이버시 보호 기술은 접근 기록을 사용자가 관리하는 기술이다. 3차원 시각화 기술은 단말의 이동과 접근을 3차원으로 모니터링 한다. 이러한 모바일 단말 보안 관리 기술은 여러 기술을 파생하거나 파급할 수 있는 중요한 기술이다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.727-729
• /
• 2005

현재 3차원 그래픽 가속기에서 성능 향상에 대한 문제점으로 대두되고 있는 것은 실제 화면에 그려지는 정보가 저장되는 프레임버퍼에 대한 접근 지연이다. 따라서 본 논문은 기존 픽셀 캐쉬가 포함된 래스터라이져 구조에서 캐쉬 읽기 접근 실패 시 발생하는 패널티와 이에 따른 프레임버퍼에 대한 지연이 발생하는 문제점을 개선하고자, 기존 래스터라이져를 래스터라이져와 합성기로 구분하고 그 사이에 캐쉬 읽기 접근 실패 시 프레임 버퍼에서 정보를 읽어오지 않는 깊이 캐쉬와 색상 캐쉬가 쌍을 이룬 픽셀 캐쉬 메모리 시스템으로 구성된 개선된 3차원 그래픽 가속기 구조을 제안하고 실험을 수행하였다. 실험 결과 제안하는 3차원 그래픽 가속기 구조가 기존 구조에 비해 캐쉬 접근 실패율이 약 $23\%$ 감소하였으며, 평균 메모리 접근 사이클이 $10\%-13\%$ 감소하였으며 이는 상당수의 프레임버퍼에 대한 접근 지연을 감소시킨 것이다. 합성기와 메모리 간의 대역폭은 약 $10\%$ 증가하지만 파이프라인의 작업에는 영향을 미치지는 않는다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.10a
• /
• pp.7-10
• /
• 2001

웹의 특징인 조작의 간편함, 뛰어난 접근성 등으로 인해 웹을 통한 지리정보의 검색, 접근을 위한 웹 맵 서비스의 요구가 증대되고 있다. 지리정보 분야의 대표적인 컨소시움인 OGC 를 통해서 웹 맵 서비스를 위한 표준 인터페이스가 정의됨에 따라 향후 웹을 통한 지리정보의 공유가 활발히 진행될 것으로 예상된다. 그런데, 현재 정의된 웹 맵 서비스에는 3 차원 맵 서비스를 고려하고 있지 않다. 왜냐하면, 3 차원 데이터 모델에 따라 구축된 공간 데이터가 거의 없으며, 맵 출력을 위한 출력 요소 정의 언어인 SVG 또는 WebCGM 등이 3 차원 기하를 표현할 수 없기 때문이다. 이 논문에서는 OCG 의 웹 맵 서비스를 위한 표준 인터페이스를 준수하면서, 최소한의 확장을 통해 3 차원 맵 서비스를 지원하기 위한 웹 맵 서비스 컴포넌트를 제안한다. 3 차원 맵은 2 차원 공간 데이터와 속성 정보를 이용하여 생성하므로, 3 차원 공간 데이터베이스 구축을 위한 추가의 비용이 발생하지 않는다.

• Proceedings of the KIEE Conference
• /
• 2001.11a
• /
• pp.32-34
• /
• 2001

본 연구에서는 액정디스플레이의 전기광학특성 분석에 사용되고 있는 두 가지 모델링 방법인 벡터접근법과 텐서접근법에서, 각각의 지배방정식을 시뮬레이션 함으로써 두 접근법의 결과를 비교 및 분석하였다. 이를 위하여 1차원적 시뮬레이션과 함께 측면전장효과 및 disclination line등의 영향을 모두 고려하기 위해 3차원적 액정분자배열 분포를 동일한 조건에 대하여 시뮬레이션 하였다. 두 접근방법에 대한 동적 특성은 단위화소 내의 국부 점에서 많은 차이를 보임을 확인하였으며, 이에 따라 네마틱액정의 방향자에 대한 네마틱 대칭성이 고려된 텐서접근법이 물리적으로 의미가 있으며 실제 현상도 명확하게 설명할 수 있음을 확인하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.11
• /
• pp.101-109
• /
• 2009

Generally, depth cache and pixel cache of 3D graphics are designed by using write-back scheme for efficient use of memory bandwidth. Also, there are write after read operations of same address or only write operations are occurred frequently in 3D graphics cache. If a cache miss is detected, an access to the external memory for write back operation and another access to the memory for handling the cache miss are operated simultaneously. So on frequent cache miss situations, as the memory access bandwidth limited, the access time of the external memory will be increased due to memory bottleneck problem. As a result, the total performance of the processor or the IP will be decreased, also the problem will increase peak power consumption. So in this paper, we proposed a novel early write back cache architecture so as to solve the problems issued above. The proposed architecture controls the point when to access the external memory as to copy the valid data block. And this architecture can improve the cache performance with same hit ratio and same capacity cache. As a result, the proposed architecture can solve the memory bottleneck problem by preventing intensive memory accesses. We have evaluated the new proposed architecture on 3D graphics z cache and pixel cache on a SoC environment where ARM11, 3D graphic accelerator and various IPs are embedded. The simulation results indicated that there were maximum 75% of performance increase when using various simulation vectors.