• ETRI Journal
• /
• 제34권4호
• /
• pp.485-491
• /
• 2012

In this paper, the implementations of a $0.1{\mu}m$ gallium arsenide (GaAs) pseudomorphic high electron mobility transistor process for a low noise amplifier (LNA), a subharmonically pumped (SHP) mixer, and a single-chip receiver for 70/80 GHz point-to-point communications are presented. To obtain high-gain performance and good flatness for a 15 GHz (71 GHz to 86 GHz) wideband LNA, a five-stage input/output port transmission line matching method is used. To decrease the package loss and cost, 2nd and 4th SHP mixers were designed. From the measured results, the five-stage LNA shows a gain of 23 dB and a noise figure of 4.5 dB. The 2nd and 4th SHP mixers show conversion losses of 12 dB and 17 dB and input P1dB of -1.5 dBm to 1.5 dBm. Finally, a single-chip receiver based on the 4th SHP mixer shows a gain of 6 dB, a noise figure of 6 dB, and an input P1dB of -21 dBm.

• 한국전자파학회논문지
• /
• 제12권1호
• /
• pp.71-76
• /
• 2001

Ka 대역 위성통신 및 BWLL 시스템용 3단 저잡음 증폭기가 MMIC 기술로 설계 및 제작되었다. MMIC 저잡음 증폭기는 잡음지수와 높은 이득 그리고 진폭 선형성을 만족하기 위하여 2단의 single-ended 형태의 증폭단과 1단의 balanced 형태의 증폭단으로 구성되었다. 낮은 잡음지수와 높은 이득을 얻기 위하여 0.15$\mu\textrm{m}$ pHEMT 소자가 사용되었다. CD에서 80 GHz 대역까지의 안정도 확보를 위하여 직렬 및 병렬 궤환 회로와 λ/4 short 라인이 삽입되었다. 설계된 MMIC 저잡음 증폭기의 크기는 3.1mm $\times$2.4mm(7.44mm$^2$)이다. 제작된 MMIC 저잡음 증폭기의 wafer 상에서의 측정 결과, 22~ 30 GHz 주파수 대역에서 잡음지수는 2.0 dB이하이고 이득은 26dB이상으로 설계 결과와 일치하였다.

• 한국정보통신학회논문지
• /
• 제12권10호
• /
• pp.1731-1736
• /
• 2008

본 논문은 위성 DMB 수신을 위하여 2단 저잡음 증폭기를 결합한 단일급전 원편파 패치 안테나를 설계 및 제작하였다. 제작된 안테나의 크기는 $40{\times}40{\times}15mm$로서 상대유전율이 2.2인 테플론 기판으로 제작하였다. 측정 된 안테나의 입력 반사손실(10 dB 대역폭)과 3dB 축비의 대역폭은 각각 22 MHz와 28 MHz로 양호한 특성을 나타내었다. 제작된 2단 LNA는 각각 이득이 27.5[dB], 잡음지수는 1.27[dB], 입력 반사손실은 -15.4[dB], 출력 반사손실은 -18.9[dB]인 값을 갖는다. 시뮬레이션 결과와 실험 결과가 잘 일치하였다. 제안된 안테나 구조는 위성 DMB 단말기 수신안테나로 적용 가능하다.

• ETRI Journal
• /
• 제36권3호
• /
• pp.510-513
• /
• 2014

A Q-band pHEMT image-rejection low-noise amplifier (IR-LNA) is presented using inter-stage tunable resonators. The inter-stage L-C resonators can maximize an image rejection by functioning as inter-stage matching circuits at an operating frequency ($F_{OP}$) and short circuits at an image frequency ($F_{IM}$). In addition, it also brings more wideband image rejection than conventional notch filters. Moreover, tunable varactors in L-C resonators not only compensate for the mismatch of an image frequency induced by the process variation or model error but can also change the image frequency according to a required RF frequency. The implemented pHEMT IR-LNA shows 54.3 dB maximum image rejection ratio (IRR). By changing the varactor bias, the image frequency shifts from 27 GHz to 37 GHz with over 40 dB IRR, a 19.1 dB to 17.6 dB peak gain, and 3.2 dB to 4.3 dB noise figure. To the best of the authors' knowledge, it shows the highest IRR and $F_{IM}/F_{OP}$ of the reported millimeter/quasi-millimeter wave IR-LNAs.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 추계종합학술대회
• /
• pp.190-195
• /
• 2000

본 논문에서는 IMT-2000(International Mobile Telecommunication-2000) 휴대용 단말기 수신 주파수인 2.13 - 2.16 GHz 대역의 저잡음 중폭기(LNA ; Low Noise Amplifier)를 직렬 피드백과 저항결합 회로룰 이용하여 설계.구현하였다. 소스 리드에에 부가된 직렬 피드백은 중폭기의 저잡음 특성을 유지하면서 동시에 입력 반사계수를 작게 하고, 또한 대역내의 안정성을 향상시키는 역할을 하였다. 사용된 저항 결합회로는 저주파 영역의 신호를 정합 회로내의 저항을 통해 소모시킴으로써 저잡음 중폭기의 설계시 입력단 정함에 용이하였다. 저잡음 중폭기의 설계.제작에서 저잡음 증폭단에는 HP사의 GaAs FET인 ATF-10136을, 이득 증폭단에는 Mini-Circuit사의 내부 정합된 MMIC인 VNA-25를 사용하였다. 전원회로는 자기 바이어스(Self-bias) 회로를 사용하였고, 유전율 3.5인 테프론 기판 상에 장착하였다. 이렇게 제작된 저잡음 증폭기는 대역 내에서 30 dB 이상의 이득과 0.7 dB 이하의 잡음지수, $P_{ldB}$ 17 dB 이상, 그리고 입.출력 정재파비가 1.5 이하인 특성을 나타내었다.다.

• 한국전자파학회논문지
• /
• 제28권10호
• /
• pp.832-835
• /
• 2017

본 논문은 고속 무선 데이터 통신을 위한 V-band 차동 저잡음 증폭기를 65-nm CMOS 공정을 이용하여 설계한 결과를 제시한다. 설계한 저잡음 증폭기는 3단 공통소스 구조이며, MOS 커패시터를 이용한 커패시턴스 중화 기법을 적용하였고, 트랜스포머를 이용하여 각 단의 임피던스 정합을 구현하였다. 제작한 저잡음 증폭기는 63 GHz에서 최대 이득 23 dB을 보이며, 3 dB 대역폭은 6 GHz이다. 제작한 칩의 크기는 패드를 포함하여 $0.3mm^2$이며, 1.2 V 공급 전원에서 32 mW의 전력을 소비한다.

• Journal of electromagnetic engineering and science
• /
• 제9권1호
• /
• pp.7-11
• /
• 2009

An Ultra-WideBand(UWB) Low-Noise Amplifier(LNA) is proposed and is implemented in a $0.18-{\mu}m$ CMOS technology. The proposed UWB LNA provides excellent wideband characteristics by combining a High-Pass Filter (HPF) with a conventional resistive-loaded LNA topology. In the proposed UWB LNA, the bell-shaped gain curve of the overall amplifier is much less dependent on the frequency response of the HPF embedded in the input stage. In addition, the adoption of fewer on-chip inductors in the input matching network permits a lower noise figure and a smaller chip area. Measurement results show a power gain of + 10 dB and an input return loss of more than - 9 dB over 2.7 to 6.2 GHz, a noise figure of 3.1 dB at 3.6 GHz and 7.8 dB at 6.2 GHz, an input PldB of - 12 dBm, and an IIP3 of - 0.2 dBm, while dissipating only 4.6 mA from a 1.8-V supply.

• 한국인터넷방송통신학회논문지
• /
• 제15권2호
• /
• pp.175-180
• /
• 2015

본 논문에서는 GPS/GLONASS 수신용 소형 액티브 안테나를 제안하였다. GPS(1.575.42MHz)와 GLONASS(1.602MHz) 듀얼 대역을 지원하는 마이크로스트립 패치 안테나를 최적화하였고, 안테나의 크기는 $13{\times}13{\times}3.6mm$이다. 제안한 안테나 특성 확인을 위하여 지그 크기 변화를 주었고, 패치안테나의 급전 간격을 조정하였고, LNA 쉴드 케이스 유무에 따른 변화로 확인하였다. 안테나 지그의 크기는 $65.6{\times}13{\times}0.8mm$이다. GPS 대역의 최대 이득은 3.78dBi이고, GLONASS 대역의 최대 이득은 4dBi이다. 위성 수신레벨을 증폭하기 위한 저잡음 증폭기는 1단 LNA를 설계하였다. LNA 칩은 BGA715N7를 이용하였고, LNA 이득은 19.9dB이다. 시뮬레이션과 측정 데이터를 비교 분석한 결과 GPS/GLONASS 수신용 소형 액티브 안테나의 실용화 가능성을 확인할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.309-312
• /
• 2002

In this paper, we discuss the design of high gain low noise amplifier by using the 0.2sum CMOS technology. A cascode inverter is adopted to implement the low noise amplifier. The proposed cascode inverter LNA is one stage amplifier with a voltage reference and without choke inductors. The designed 2.4GHz LNA achieves a power gain of 25dB, a noise figure of 2.2dB, and power consumption of 255㎽ at 2.5V power supply.

• 한국전자파학회논문지
• /
• 제8권1호
• /
• pp.52-60
• /
• 1997

MPIE 수치해석적 기법과 초고주파대 CAD 소프트웨 어 인 EEsof를 활용하여 2단 23 GHz대 저잡음 증폭기를 설계하였다 이 회로는 먼저 EEsof를 이용하여 기초 설계를 하고 MPIE 기볍에 의해 수정과 상세 해석을 실시 하는 방법으로 하였다. 입.출력단의 정합 부분은 평행 결합 여파기 형태로 하였는데 이는 임피던스 정합과 DC 차단을 동시에 실시할 수 있을 뿐만 아니라 불연속 부분이 적고 설계시 해석의 오차가 적은 장점을 가지고 있다. FET칩은 접지 급속 변에서 직접 부착하였다. 제작된 증폭기는 이득이 콘넥터 손실 1.8 dB를 고려하지 않은 상태에서 15.2 dB, 잡음지수가 2.7 dB를 나타냈다. 이와 같은 결과는 본 논문에서 사용한 설계 기법과 정합 기술이 20 GHz대 이상의 회로설계 및 제작에 적합하다고 할 수 있다.