• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.58-68
• /
• 2006

본 논문에서는 차세대 디지털 TV 및 무선 랜 등과 같이 고속에서 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템을 위한 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 10b 해상도에서 250MS/s의 아주 빠른 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 3단 파이프라인 구조를 사용하였다. 입력단 SHA 회로는 게이트-부트스트래핑 (gate-bootstrapping) 기법을 적용한 샘플링 스위치 혹은 CMOS 샘플링스위치 등 어떤 형태를 사용할 경우에도 10비트 이상의 해상도를 유지하도록 하였으며, SHA 및 두개의 MDAC에 사용되는 증폭기는 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용함으로써 10비트에서 요구되는 DC 전압 이득과 250MS/s에서 요구되는 대역폭을 얻음과 동시에 필요한 위상 여유를 갖도록 하였다. 또한, 2개의 MDAC의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 향상된 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하였으며, 기준 전류 및 전압 발생기는 온-칩 RC 필터를 사용하여 잡음을 최소화하고, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.24LSB, 0.35LSB 수준을 보여준다. 또한, 동적 성능으로는 200MS/s와 250MS/s의 동작 속도에서 각각 최대 54dB, 48dB의 SNDR과 67dB, 61dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.2V 전원 전압에서 최대 동작 속도인 250MS/s일 때 85mW이다.

• 생물환경조절학회지
• /
• 제18권4호
• /
• pp.348-353
• /
• 2009

절화 장미 'Vital'을 코코피트와 펄라이트(3 : 1, v/v) 혼합배지에서 2006년 4월 20일부터 이듬 해 10월 15일까지 용기재배를 하였다. 사용한 양액은 애지현(愛知懸) 장미 표준액으로 고온기와 저온기에 양액의 조성을 달리하였으며, 계절별로 양액농도를 표준액의 0.7배, 1.0배, 그리고 1.3배액으로 처리하였는데 표준액의 계절별 급액농도는 4~6월은 $1.4dS{\cdot}m^{-1}$, 7~8월은 $1.0dS{\cdot}m^{-1}$, 9~10월은 $1.4dS{\cdot}m^{-1}$, 11~3월은 $1.6dS{\cdot}m^{-1}$였다. 급액량은 FDR 수분센서를 이용하여 -5kPa에서 급액하여 주당 120mL씩 공급하였다. 수확은 7회 하였는데 수량은 3차까지는 처리간에 차이가 없었지만, 4차 수확부터는 1.3배구의 수량이 다른 처리구에 비하여 적었다. 절화장미의 가장 중요한 상품요소인 절화장을 재배시기별로 조사하였을 때 0.7배구는 표준액구와 비교 하여 총수량은 적은 경향이었으나 70cm 이하의 하품 생산량이 적고, 91cm 이상 상품성이 우수한 절화의 생산량이 많았다. 그 외에도 0.7배 처리구는 절화중, 화경경, 화중 등 상품성이 우수하였다. 이상의 결과를 종합하면, 유기물인 코코피트를 주재료로 하여 펄라이트와 혼합한 배지를 이용하여 절화장미 수경재배 시에는 재배기간이 길어질수록 배지내에 무기성분이 집적되기 때문에 기존의 무기물 배지를 이용할 때 보다 표준액의 0.7배액 정도로 낮은 농도로 급액하면 상품성이 우수한 절화를 생산할 수 있을 것으로 사료된다.

• 천문학회보
• /
• 제39권1호
• /
• pp.74.1-74.1
• /
• 2014

We have investigated a supra-arcade structure associated with an M1.6 flare, which occurred on the south-east limb in the 4th of November 2010. It is ob- served in extreme ultraviolet (EUV) with the Atmospheric Imaging Assembly (AIA) onboard the Solar Dynamics Observatory (SDO), microwaves at 17 and 34 GHz with the Nobeyama Radioheliograph (NoRH), and soft X-rays of 8-20 keV with the Reuven Ramaty High Energy Solar Spectroscopic Imager (RHESSI). Interestingly, we found exceptional properties of the supra-arcade thermal plasma from the AIA 131 A and the NoRH: 1) plasma upflows along large coronal loops and 2) enhancing microwave emission. RHESSI detected two soft X-ray sources, a broad one in the middle of supra-arcade structure and a bright one just above the flare-arcade. We estimated the number density and thermal energy for these two source regions during the decay phase of the flare. In the supra-arcade source, we found that there were increases of the thermal energy and the density at the early and the last stages, respectively. On the contrary, the density and thermal energy of the source on the top of the flare-arcade decreases throughout. The observed upflows imply that there is continuous energy supply into the supra- arcade structure from below during the decay phase of the flare. It is hard to be explained by the standard flare model in which the energy release site is located high in corona. Thus, we suggest that the potential candidate as the energy source for the hot supra-arcade structure is the flare-arcade which has exhibited a predominant emission throughout.

• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.443-451
• /
• 2010

본 논문에서는 Band-III 지상파 디지털 멀티미디어 방송 수신용 저전력 CMOS RF 튜너 칩에 대해 기술한다. 제안된 RF 튜너 칩은 저전력의 소형 휴대단말기 개발에 적합한 Low-IF 수신 구조로 설계되었으며, 174~240 MHz의 RF 방송 신호를 수신하여 1.536 MHz 대역폭의 2.048 MHz IF 신호를 출력한다. RF 튜너 칩은 저잡음 증폭기, 이미지 신호 제거 믹스, 채널 필터, LC-VCO, PLL과 Band-gap 기준 전압 생성기 등의 모든 수신부 기능 블록들을 포함하고 있으며, 0.18 um RF CMOS 기술을 이용하여 단일 칩으로 제작되었다. 또한 전력 소모를 줄이기 위한 4단계 이득 가변이 가능한 저잡음 증폭기를 제안하였으며, Schmoock's 선형화 기법과 Current bleeding 회로 등을 이용하여 수신 성능을 개선하였다. 제작된 RF 튜너 칩의 이득 제어 범위는 -25~+88 dB, 잡음 특성(NF)은 Band-III 전체 대역에서 약 4.02~5.13 dB, 선형 특성(IIP3)은 약 +2.3 dBm 그리고 이미지 신호 제거비는 최대 63.4 dB로 측정되었다. 총 전력 소모는 1.8 V 단일 전원에서 약 54 mW로 우수하며, 칩 면적은 약 $3.0{\times}2.5mm^2$이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.50-50
• /
• 2008

ZnO has been extensively studied for optoelectronic applications such as blue and ultraviolet (UV) light emitters and detectors, because it has a wide band gap (3.37 eV) anda large exciton binding energy of ~60 meV over GaN (~26 meV). However, the fabrication of the light emitting devices using ZnO homojunctions is suffered from the lack of reproducibility of the p-type ZnO with high hall concentration and mobility. Thus, the ZnO-based p-n heterojunction light emitting diode (LED) using p-Si and p-GaN would be expected to exhibit stable device performance compared to the homojunction LED. The n-ZnO/p-GaN heterostructure is a good candidate for ZnO-based heterojunction LEDs because of their similar physical properties and the reproducibleavailability of p-type GaN. Especially, the reduced lattice mismatch (~1.8 %) and similar crystal structure result in the advantage of acquiring high performance LED devices with low defect density. However, the electroluminescence (EL) of the device using n-ZnO/p-GaN heterojunctions shows the blue and greenish emissions, which are attributed to the emission from the p-GaN and deep-level defects. In this work, the n-ZnO:Ga/p-GaN:Mg heterojunction light emitting diodes (LEDs) were fabricated at different growth temperatures and carrier concentrations in the n-type region. The effects of the growth temperature and carrier concentration on the electrical and emission properties were investigated. The I-V and the EL results showed that the device performance of the heterostructure LEDs, such as turn-on voltage and true ultraviolet emission, developed through the insertion of a thin intrinsic layer between n-ZnO:Ga and p-GaN:Mg. This observation was attributed to a lowering of the energy barriers for the supply of electrons and holes into intrinsic ZnO, and recombination in the intrinsic ZnO with the absence of deep level emission.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.117-124
• /
• 2009

본 논문에서는 UWB용 송수신기에서 LO 주파수를 생성해주는 주파수 합성기의 설계 결과를 보여주고 있다. 빠른 채널 스위칭 시간을 만족하기 위해서 1개의 PLL 과 여러 개의 분주기들과 SSB 믹서를 이용한 Sub-Band Generator로 구성하였으며, 전류 소모 및 면적을 최소화 하도록 설계하였다. 또한, 효과적인 주파수 플래닝을 통하여, 1개의 PLL로부터 생성된 636 MHz의 단일 주파수를 입력으로 받아 UWB Band Group 1 에 해당하는 3432 MHz, 3960 MHz, 4488 MHz의 중심 주파수를 발생시키는 Sub-Band Generator를 설계하였다. VCO의 튜닝 범위를 넓히면서도, 해상도를 높이기 위하여 MIM 커패시터, Varactor, DAC를 이용한 새로운 고 해상도 VCO 튜닝 기법을 제안하였다. 또한 본 논문에서 제안한 주파수 합성기의 구조는 기저 대역 모뎀의 ADC를 위한 클록을 공급하기 때문에 모뎀에서 ADC에 클록을 공급하기 위한 PLL을 제거할 수 있는 장점이 있다. VCO의 튜닝 범위는 1.2 GHz이며, 6336 MHz의 출력 주파수에서의 위상 잡음은 1 MHz 옵셋에서 -112 dBc/Hz 로 측정 되었다. UWB용 PLL 및 Sub-Band Generator는 0.13 ${\mu}m$ CMOS 공정으로 설계하였으며, 전체 Chip 면적은 2 ${\times}$ 2 mm2 이다. 전력 소모는 1.2 V 의 공급 전원에서 60 mW이다.

• 농업생명과학연구
• /
• 제44권5호
• /
• pp.9-13
• /
• 2010

본 연구는 절화용 국화의 양액재배를 위한 코코넛 배지의 이용 가능성을 검토하기 위해 수행되었다. 본 연구에서 코코넛 배지는 중과피에서 유래된 dust와 fiber 그리고 가공된 chip을 이용하여 조성하였다. 시험구의 처리는 코코넛 단용배지 (dust 100%), dust와 fiber 그리고 dust와 chip을 각각 70:30의 부피비로 혼합한 혼용배지, 그리고 비교를 위해 펄라이트를 대조구로 하였다. 배지별 함수율은 펄라이트배지에서 75.8%로 가장 낮았고 코코넛 더스트 단용배지에서 93.1%로 가장 높게 나타났다. 배액의 pH는 코코넛 단용 및 혼용배지에서 5.8 ~ 6.5사이였으나 펄라이트배지에서 6.7 ~ 7.3의 범위로 높게 나타났다. 배액의 EC는 코코넛 단용배지에서 가장 높고 펄라이트배지에서 가장 낮은 것으로 나타났다. 국화의 초장, 엽면적, 그리고 건물량은 펄라이트배지와 코코넛 단용배지와 비교하여 코코넛 혼용배지에서 우수한 것으로 나타났다. 배지처리별 개화소요일수는 차이가 없었다.

• ETRI Journal
• /
• 제36권3호
• /
• pp.352-360
• /
• 2014

This paper presents a 900 MHz zero-IF RF transceiver for IEEE 802.15.4g Smart Utility Networks OFDM systems. The proposed RF transceiver comprises an RF front end, a Tx baseband analog circuit, an Rx baseband analog circuit, and a ${\Delta}{\Sigma}$ fractional-N frequency synthesizer. In the RF front end, re-use of a matching network reduces the chip size of the RF transceiver. Since a T/Rx switch is implemented only at the input of the low noise amplifier, the driver amplifier can deliver its output power to an antenna without any signal loss; thus, leading to a low dc power consumption. The proposed current-driven passive mixer in Rx and voltage-mode passive mixer in Tx can mitigate the IQ crosstalk problem, while maintaining 50% duty-cycle in local oscillator clocks. The overall Rx-baseband circuits can provide a voltage gain of 70 dB with a 1 dB gain control step. The proposed RF transceiver is implemented in a $0.18{\mu}$ CMOS technology and consumes 37 mA in Tx mode and 38 mA in Rx mode from a 1.8 V supply voltage. The fabricated chip shows a Tx average power of -2 dBm, a sensitivity level of -103 dBm at 100 Kbps with PER < 1%, an Rx input $P_{1dB}$ of -11 dBm, and an Rx input IP3 of -2.3 dBm.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2018년도 춘계학술대회 논문집
• /
• pp.62-62
• /
• 2018

Pt is still considered as one of the most active electrocatalysts for ORR in alkaline fuel cells. However, the high cost and scarcity of Pt hamper the widespread commercialization of fuel cells. As a strong candidate for the replacement of Pt catalyst, silver (Ag) has been extensively studied due to its high activity, abundance, and low cost. Ag is more stable than Pt in the pH range of 8~14 as the equilibrium potential of Ag/Ag+ being ${\approx}200mV$ higher than that of Pt/PtO. However, Ag is the overall catalytic activity of Ag for oxygen reduction reaction(ORR) is still not comparable to Pt catalyst since the surface Ag atoms are approximately 10 times less active than Pt atoms. Therefore, further enhancement in the ORR activity of Ag catalysts is necessary to be competitive with current cutting-edge Pt-based catalysts. We demonstrate the architectural design of Ag catalysts, synthesized using plasma discharge in liquid phase, for enhanced ORR kinetics in alkaline media. An attractive feature of this work is that the plasma status controlled via electric-field could form the Ag nanowires or dendrites without any chemical agents. The plasma reactor was made of a Teflon vessel with an inner diameter of 80 mm and a height of 80 mm, where a pair of tungsten(W) electrodes with a diameter of 2 mm was placed horizontally. The stock solutions were made by dissolving the 5-mM AgNO3 in DI water. For the synthesis of Agnanowires, the electricfield of 3.6kVcm-1 in a 200-ml AgNO3 aqueous solution was applied across the electrodes using a bipolar pulsed power supply(Kurita, Seisakusyo Co. Ltd). The repetition rate and pulse width were fixed at 30kHz and 2.0 us, respectively. The plasma discharge was carried out for a fixed reaction time of 60 min. In case of Ag nanodendrites, the electric field of 32kVcm-1 in a 200-ml AgNO3 aqueous solution was applied and other conditions were identical to the plasma discharge in water in terms of electrode configuration, repetition rate and discharge time. Using SEM and STEM, morphology of Ag nanowires and dendrites were investigated. With 3.6 kV/cm, Ag nanowire was obtained, while Ag dendrite was constructed with 32 kV/cm. The average diameter and legth of Ag nanowireses were 50 nm and 3.5 um, and thoes values of Ag dendrites were 40 nm and 3.0 um. As a results of XPS analysis, the surface defects in the Ag nanowires facilitated O2 incorporation into the surface region via the interaction between the oxygen and the electron cloud of the adjacent Ag atoms. The catalytic activity of Ag for oxygen reduction reaction(ORR) showed that the catalytic ORR activity of Ag nanowires are much better than Ag nanodendrites, and electron transfer number of Ag nanowires is similar to that of Pt (${\approx}4$).

• 한국산학기술학회논문지
• /
• 제17권3호
• /
• pp.699-707
• /
• 2016

중앙처리장치를 중심으로 하는 각종 내장형 시스템은 현재 각종 산업에 매우 광범위하게 쓰이고 있다. 특히 사물인터넷 등의 deeply embedded (심층 내장형) 시스템은 저비용, 소면적, 저전력, 빠른 시장 출시, 높은 코드 밀도 등을 요구한다. 본 논문에서는 이러한 요구 조건을 만족시키는 중앙처리장치를 제안하고, 이를 중심으로 한 시스템온칩 플랫폼을 소개한다. 제안하는 중앙처리장치는 16 비트라는 짧은 명령어로만 이루어진 확장형 명령어 집합 구조를 갖고 있어 코드 밀도를 높일 수 있다. 그리고, 다중사이클 아키텍처, 카운터 기반 제어 장치, 가산기 공유 등을 통하여 로직 게이트가 차지하는 면적을 줄였다. 이 코어를 중심으로, 코프로세서, 명령어 캐시, 버스, 내부 메모리, 외장 메모리, 온칩디버거 및 주변 입출력 장치들로 이루어진 시스템온칩 플랫폼을 개발하였다. 개발된 시스템온칩 플랫폼은 변형된 하버드 구조를 갖고 있어, 메모리 접근 시 필요한 클락 사이클 수를 감소시킬 수 있었다. 코어를 포함한 시스템온칩 플랫폼은 상위 언어 수준과 어셈블리어 수준에서 모의실험 및 검증하였고, FPGA 프로토타이핑과 통합형 로직 분석 및 보드 수준 검증을 완료하였다. $0.18{\mu}m$ 디지털 CMOS 공정과 1.8V 공급 전압 하에서 ASIC 프론트-엔드 게이트 수준 로직 합성 결과, 50MHz 동작 주파수에서 중앙처리장치 코어의 논리 게이트 개수는 7700 수준이었다. 개발된 시스템온칩 플랫폼은 초소형 보드의 FPGA에 내장되어 사물인터넷 분야에 응용된다.