• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제6권9호
• /
• pp.377-384
• /
• 2017

발열 때문에 더이상 회로 집적도를 높일 수 없기 때문에 단일 코어 프로세서의 성능 향상은 한계에 달했다. 그래서 코어를 여러 개 사용하는 멀티 코어, 매니 코어 형태의 프로세서가 등장했으며 병렬 프로그래밍이 중요해졌다. 이러한 상황에서 병렬 프로그래밍에 여러 장점이 있는 순수 함수형 언어 Haskell이 주목받고 있다. Haskell은 식 계산 방식에서 이미 병렬성이 내재되어 있으며 병렬 구조를 지원하는 모나드 도구를 제공한다. 그런데 Haskell 병렬 프로그램의 성능은 메모리 재사용 시스템을 포함한 실행시간 시스템에 큰 영향을 받는다. 이미 Haskell이 제공하는 메모리 프로파일링 도구로 GC-tune이 있지만, GC-tune은 가능한 모든 GC 옵션에 대해 프로그램 실행 시간을 반복 측정하기 때문에 GC 조정 시간이 너무 오래 걸린다. 그래서 본 연구에서는 기본적인 분할 정복법을 이용해서 GC-tune의 탐색 영역을 매 단계마다 4분의 1로 줄이는 방법을 제안한다. 제안하는 방법을 두 가지 병렬 프로그램(극대 독립 집합 프로그램과 K-평균 프로그램)에 적용한 결과, 평균 98%의 정확도로 실행 시간을 평균 7.78배 단축시켰다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 추계학술대회 논문집
• /
• pp.87-88
• /
• 2016

경전철 차량은 1MW이상의 전력을 요구하기 때문에 단일 인버터 시스템으로 구현할 경우 시스템 부피 및 비용 증가, 효율 감소 등 문제점을 가지게 된다. 이러한 이유로, 수 kW급 인버터 스택을 병렬로 구성하여 대용량 시스템을 구현한다. 본 논문에서는 이러한 대용량 인버터 시스템을 구성하는 스택 개발 사례를 보여주고 있다. 실험을 통하여 개발한 무선급전용 인버터 스택의 성능을 검증한다.

• 한국초전도ㆍ저온공학회논문지
• /
• 제8권1호
• /
• pp.49-53
• /
• 2006

This paper specifies the new power supply paradigm converting 154kV voltage level into 22.9kV class with equivalent capacity using superconducting rower facilities and analyze the fault current characteristics with and without HTS-FCL (High Temperature Superconducting-Fault Current Limiter). Superconducting new power system is the power system to which applies the 22.9kV HTS cable in parallel to HTS transformer and HTS-FCL with low-voltage and mass-capacity characteristics replacing 154kV conventional cable and transformer. The fault current of superconducting new power system will increase greatly because of the mass capacity and low impedance of HTS transformer and cable. This means that the HTS-FCL is necessary to reduce the fault current below the breaking current of circuit breaker. This paper analyze the fault current and suggests the parallel HTS-FCL scheme complementing the inherent problem of HTS-FCL, that is recovery after quenching is impossible within shorter than a few seconds.

• 한국산업정보학회논문지
• /
• 제10권1호
• /
• pp.1-8
• /
• 2005

다중 반송파 기술과 CDMA 기술이 결합된 MC-CDMA 시스템은 주파수 선택적 페이딩에 의한 신호감쇄를 완화시키면서 높은 전송률에 대한 요구를 만족시킬 수 있는 전송방식이다. 본 논문에서는 전송률이 서로 다른 다양한 서비스들을 지원하기 위한 새로운 비동기 MC-CDMA 시스템을 제안한다. 제안된 시스템에서는 전송속도에 따라 병렬 부 채널의 수(P)를 조절함으로서 다중전송률 시스템을 구성하며, 이런 시스템 성능을 수식적으로 분석한다 시스템 성능은 평균 비트 오류율로 나타내었다. 여기서 평균 비트 오류율은 무선 채널을 통과한 수신신호의 간섭전력을 수치적으로 구한 후, 가우시안 근사방법을 이용하여 얻는다. 제안된 시스템과 단일 데이터율을 갖는 MC-CDMA시스템의 성능과 비교한다.

• 한국농업기계학회:학술대회논문집
• /
• 한국농업기계학회 2017년도 춘계공동학술대회
• /
• pp.171-171
• /
• 2017

전산유체역학(CFD: Computational Fluid Dynamics)를 이용한 스마트팜 환경 내부의 정밀 제어 연구가 진행 중이다. 시계열 데이터의 난해한 동적 해석을 극복하기위해, 비선형 모델링 기법의 일종인 인공신경망을 이용하는 방안을 고려하였다. 선행 연구를 통하여 환경 데이터의 비선형 모델링을 위한 Tensorflow활용 방법이 하드웨어 가속 기능을 바탕으로 월등한 성능을 보임을 확인하였다. 그럼에도 오프라인 일괄(Offline batch)처리 방식의 한계가 있는 인공신경망 모델링 기법과 현장 보급이 불가능한 고성능 하드웨어 연산 장치에 대한 대안 마련이 필요하다고 판단되었다. CFD 해석을 위한 Solver로 SU2(http://su2.stanford.edu)를 이용하였다. 운영 체제 및 컴파일러는 1) Mac OS X Sierra 10.12.2 Apple LLVM version 8.0.0 (clang-800.0.38), 2) Windows 10 x64: Intel C++ Compiler version 16.0, update 2, 3) Linux (Ubuntu 16.04 x64): g++ 5.4.0, 4) Clustered Linux (Ubuntu 16.04 x32): MPICC 3.3.a2를 선정하였다. 4번째 개발환경인 병렬 시스템의 경우 하드웨어 가속는 OpenCL(https://www.khronos.org/opencl/) 엔진을 이용하고 저전력 ARM 프로세서의 일종인 옥타코어 Samsung Exynos5422 칩을 장착한 ODROID-XU4(Hardkernel, AnYang, Korea) SBC(Single Board Computer)를 32식 병렬 구성하였다. 분산 컴퓨팅을 위한 환경은 Gbit 로컬 네트워크 기반 NFS(Network File System)과 MPICH(http://www.mpich.org/)로 구성하였다. 공간 분해능을 계측 주기보다 작게 분할할 경우 발생하는 미지의 바운더리 정보를 정의하기 위하여 3차원 Kriging Spatial Interpolation Method를 실험적으로 적용하였다. 한편 병렬 시스템 구성이 불가능한 1,2,3번 환경의 경우 내부적으로 이미 존재하는 멀티코어를 활용하고자 OpenMP(http://www.openmp.org/) 라이브러리를 활용하였다. 64비트 병렬 8코어로 동작하는 1,2,3번 운영환경의 경우 32비트 병렬 128코어로 동작하는 환경에 비하여 근소하게 2배 내외로 연산 속도가 빨랐다. 실시간 CFD 수행을 위한 분산 컴퓨팅 기술이 프로세서의 속도 및 운영체제의 정보 분배 능력에 따라 결정된다고 판단할 수 있었다. 이를 검증하기 위하여 4번 개발환경에서 운영체제를 64비트로 개선하여 5번째 환경을 구성하여 검증하였다. 상반되는 결과로 64비트 72코어로 동작하는 분산 컴퓨팅 환경에서 단일 프로세서 기반 멀티 코어(1,2,3번) 환경보다 보다 2.5배 내외 연산속도 향상이 있었다. ARM 프로세서용 64비트 운영체제의 완성도가 낮은 시점에서 추후 성공적인 실시간 CFD 모델링을 위한 지속적인 검토가 필요하다.

• 전력전자학회논문지
• /
• 제10권3호
• /
• pp.233-240
• /
• 2005

본 논문은 현재까지 전적으로 수입에 의존하던 국내 교류 전동차용 추진제어장치(Converter/Inverter)를 대용량 IPM 스위칭 소자를 적용하여 개발된 시스템을 제안한다. 컨버터의 용량을 향상시키기 위해 2대의 PWM 컨버터를 병렬 운전하고 병렬 운전 시 각각의 컨버터 스위칭 각을 다르게 제어하여 고조파 함유를 줄였으며 DC-Link 단의 Beatless 제어를 수행하였다. VVVF 인버터 제어의 경우, 저속의 운전영역에서는 순시 토크 제어가 가능한 백터제어를 적용하고, 고속 운전 영역에서는 슬립 주파수제어를 적용하는 백터 제어와 스칼라 제어의 병용 제어기법을 제시하였다. 제시된 추진제어장치는 4대의 210kW 유도전동기를 이용하여 철도차량용 추진제어장치에 적용되는 관련 규격의 각종 시험을 통해 그 성능을 검증하였다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1999년도 학술발표대회 논문집 제18권 1호
• /
• pp.339-342
• /
• 1999

무선 환경에서는 한정된 주파수 자원과 소비전력을 고려하여 시스템을 설계하여야 한다. 이와 같은 조건을 만족하는 모뎀기술이 Trellis Coded Modulation(TCM) 방식이다. TCM의 복호 알고리즘으로는 확률적인 최적의 경로추적 알고리즘인 Viterbi 복호 알고리즘을 적용한다. 본 논문에서는 오디오 데이타의 무선전송을 위한 무선모뎀시스템의 수신단에 필요한 Viterbi 디코더를 설계하였다. 설계된 Viterbi 디코더는 고음질의 2채널 무선 오디오 신호(705,6kbps) 처리를 목적으로 하였다. 수신된 데이터에 8-level soft decision을 적용하였다. ACS(Add Compare Select)부와 TB(Traceback) 메모리 블럭은 데이터의 고속처리를 위해 병렬로 설계하였고, traceback depth는 50으로 하였다, 시뮬레이션 결과 설계된 Viterbi 디코더는 1bit, 2bit 등 랜덤하게 발생하는 에러에 대해 정정 능력이 우수하였다.

• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.22-29
• /
• 2009

본 논문에서는 X-대역 펄스압축 반도체형 레이다를 위한 200W SSPA를 개발하였다. 개발한 X-대역 SSPA는 전치증폭단, 구동증폭단, 고출력을 위한 주전력 증폭단의 3단 연계구조형 증폭기로 구성되어있다. X-대역에서 200W 이상의 출력을 내기 위해 주전력 증폭단은 충분한 이득과 전력을 얻을 수 있는 GaN HEMT소자를 사용하여 병렬구조로 설계하였다. 개발한 SSPA는 주파수범위 9.2-9.6GHz, 펄스주기 1ms, 펄스폭 100us, 듀티사이클 10% 조건에서 전체이득 59dB 이상, 출력전력 200W이상의 성능을 가진다. 본 논문에서 개발한 SSPA는 펄스압축기술을 이용한 고품위 반도체 레이다시스템에 적용할 수 있다.

• 전자공학회논문지
• /
• 제50권2호
• /
• pp.104-113
• /
• 2013

60GHz 멀티-기가비트 WPAN 시스템을 위한 고속 QC-LDPC 복호기의 구조를 제안한다. 제안한 QC-LDPC 복호기 설계를 위하여 4 블록-병렬 계층 복호 기술과 fixed wire network 기술이 적용 되었다. 2단 파이프라이닝과 4 블록-병렬 계층 복호기술은 동작 주파수와 데이터 처리량을 개선시키는데에 큰 효과가 있다. 또한 본 제안한 복호기 구조에서 스위치 네트워크를 구현하여 위하여 fixed wire network로 간단하게 구현될 수 있으면 하드웨어 복잡도를 크게 감소시킬 수 있다. 제안한 672-비트, rate-1/2인 QC-LDPC 복호기 구조는 90-nm CMOS 표준 셀을 이용해 설계 및 합성하였다. 성능 분석 결과 제안한 QC-LDPC 복호기 구조는 794K 게이트를 가지며 클락 속도 290MHz 에서 작동한다. 12-iteration일 때 데이터 처리율은 3.9 Gbps 이며 60GHz WPAN 시스템에 적용되어 사용 될 수 있다.

• 한국정보통신학회논문지
• /
• 제5권1호
• /
• pp.61-66
• /
• 2001

다중 반송파방식 무선 LAN에서는 오류정정을 위해 구속장(constraint length : K)이 7인 64-state 길쌈부호를 사용하며, 복호기로 비터비 복호기를 사용한다. 비터비 복호기의 동작속도로는 24 Mbps의 입력 데이터에 대해 12MHz 이상의 처리속도를 가져야한다. 이와 같이 고속의 비터비 부호기를 설계하기 위해서는 일반적으로 32조의 병렬 나비구조 ACS를 갖도록 한다. 병렬 나비구조 ACS를 갖는 비터비 복호기를 설계할 경우 단일 ACS 구조에 비해 상태 메트릭 메모리(state-metric memory), 역추적 메모리(trace back memory)를 관리하는 복잡한 제어회로가 필요하지 않다. 그러나 많은 ACS을 사용함으로 하드웨어의 복잡도가 증가하게 된다. 이에 대해, 본 연구에서는 모든 상태에서 코드워드를 발생시키는 별개의 회로를 단순한 연산으로 대체하며, ACS 기능을 위해 고속 저 전력 시스템에 용이한 새로운 가지값(branch metric)계산방법을 개발하여 적용한다. 그리고 역추적 과정 시 고속 저 전력동작을 위해 one-pointer방법을 채용하여 전체적으로 저 전력 비터비 복호기를 설계한다.