• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1709_1710
• /
• 2009

본 논문은 DC전원을 AC전원으로 변환시키는 인버터 중 기존의 히스테리시스 전류제어방식과 제시된 히스테리시스 전류 제어방식에서 기준 전류가 증가 할 경우의 히스테리시스 오퍼레이터와 기준 전류가 감소 할 경우의 히스테리시스 오퍼레이터 두 개의 히스테리시스 오퍼레이터를 가지는 히스테리시스 전류 제어 방식을 제안하고 그것들의 시뮬레이션을 해보고, 이 두 가지 방식의 스위칭 손실 감소의 차이를 비교 분석을 한 것이 논문의 주제이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.161-161
• /
• 2010

n-type 반도체 특성을 띄는 $SnO_2$ 나노선은 가스 센서, 투명 소자, 태양광 전지 등으로 널리 사용되고 있다. 본 연구에서는 화학기상증착법으로 성장한 $SnO_2$ 나노선으로 폴리이미드 (PMDA-ODA: PI) 박막을 게이트 절연막으로 이용한 전계효과트랜지스터를 플렉서블 기판에 제작하고 전기적 특성을 분석하였다. 전자 전달 특성 곡선으로부터 n-형의 반도체 특성을 확인하였으며, 대부분의 산화금속 나노선에서와 같이 매우 큰 전기적 히스테리시스가 관찰되었다. 산화금속계통 나노선 소자의 히스테리시스는 나노선 표면에 산소 및 물 분자가 흡착되어 생기는 전자 갇힘 현상이 가장 큰 원인으로 알려져 있는데, 이러한 히스테리시스를 조절하거나 없애는 것은 소자의 특성 향상에 있어 매우 중요하다. 한편 PI 절연막에는 느린 분극 현상을 만드는 OH 반응기가 존재하기 때문에 나노선과는 반대 방향의 히스테리시스를 보일 것으로 예상된다. 본 연구에서는 제작된 $SnO_2$ 나노선 FET에서 PI 게이트 절연막의 경화 정도에 따른 히스테리시스를 조사하였다. FT-IR 측정에 따르면, PI 필름에 존재하는 OH 반응기는 PI를 경화시킴에 따라 감소하였으며 전기적인 히스테리시스도 감소하였다. 따라서, 절연막을 경화시키지 않았을 때는 PI 내부에 다량의 OH 반응기가 존재하여, PI의 히스테리시스가 나노선 히스테리시스보다 더 크게 작용하여, 전체적으로는 PI의 특성인 반시계 (counterclockwise) 방향의 히스테리시스를 나타내었다. 한편, 절연막을 완전히 경화시키면, OH 반응기는 대부분 사라지고 나노선의 히스테리시스만 발현되어 소자는 시계방향의 히스테리시스를 보였다. 이러한 실험결과를 통해, PI 박막을 $250^{\circ}C$ 에서 약 7분간 경화시켰을 때 나노선과 절연막의 히스테리시스가 가장 이상적으로 상쇄되어 전체적으로 히스테리시스가 매우 작아진 것을 관찰할 수 있었다. 이는 향후 나노선 FET의 안정적인 응용에 매우 유용한 결과로 활용될 것으로 예측된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.66-66
• /
• 2010

$SnO_2$ 나노선은 n-type 반도체 특성을 띄며 트랜지스터, 가스 센서, pH 센서 등 여러 분야에 걸쳐 다양하게 사용되고 있다. $SnO_2$ 나노선은 그 자체만으로 시계방향의 전기적 히스테리시스를 보이며 이것은 나노선 표면에 흡착된 물이나 산소가 발생시키는 전자 갇힘 현상이 가장 큰 원인으로 작용한다. 특히 고분자를 게이트 절연막으로 사용할 경우 게이트 절연막의 전기적 히스테리시스가 소자 특성에 영향을 미치게 되며, 고분자 절연막의 히스테리시스는 $SnO_2$ 나노선의 히스테리시스와 반대인 반시계 방향의 특성을 보인다. 고분자 내에서 발생하는 히스테리시스는 고분자 사이에 흡착된 물 분자나 고분자의 높은 극성을 가지는 작용기 등이 원인으로 작용한다. 전기적 히스테리시스는 FET소자를 구동하는데 있어 부적절한 특성으로, 이것의 원인을 이해하는 것은 중요하며 히스테리시스의 방향과 크기를 조절할 수 있는 기술 또한 중요하다. 본 연구에서는 폴리이미드(PMDA-ODA)를 게이트 절연막으로 사용하여 플렉시블 기판을 만들고 그 위에 $SnO_2$ 나노선을 슬라이딩 전이 방식으로 정렬하여 플렉시블 FET를 제작하였다. 제작된 소자는 $0.7cm\;{\times}\;0.7cm$ 넓이 안에 300개의 FET가 존재하며 SEM 이미지를 통해 넓이 $50{\mu}m$, 길이 $5{\mu}m$의 FET채널에 약 150개의 나노선이 연결되어 있는 것을 확인했다. 이 소자의 히스테리시스는 폴리이미드의 교차결합 정도에 따라, 그리고 폴리이미드 절연막을 제작할 때의 습도에 따라 변하게 된다. 교차결합이 많아지고 습도가 낮아질수록 폴리이미드 절연막 내부에 흡착되는 물분자가 줄어들게 되고 절연막의 히스테리시스가 사라지며 시계방향의 나노선 히스테리시스가 지배적이 된다. 반대로 교차결합이 줄어들고 습도가 높아질수록 폴리이미드 절연막 내부에 물분자가 늘어 나면서 시계반대방향의 폴리이미드 히스테리시스가 FET의 전기적 특성에서 눈에 띄게 나타난다. 이 실험을 통해 고분자 절연막을 사용한 $SnO_2$ 나노선 FET의 전기적 히스테리시스를 조절할 수 있었으며, 소자의 히스테리시스를 없앨 수 있는 가능성에 대해서 논하고자 한다.

• 방송공학회논문지
• /
• 제15권4호
• /
• pp.487-497
• /
• 2010

본 논문은 3GPP LTE (Long Term Evolution) 시스템에서 목표 셀과 서빙 셀 간의 부하 차이에 따라서 히스테리시스 값과 타임-투-트리거 값들과 같은 중요한 핸드오버 파라미터를 적응적으로 적용하는 하드 핸드오버 방식을 제안한다. 먼저, 히스테리시스 값을 서빙 셀과 목표 셀의 부하 차이에 따라서 자동적으로 조절하고 그 자동 조절된 히스테리시스 값을 핸드오버 트리거 (Trigger) 시간을 결정하는데 사용한다. 따라서 그러한 적응 히스테리시스 방법을 통하여 핸드오버 실패율은 개선된다. 그러나 이러한 적응 히스테리시스 방식은 셀 경계에서 잦은 단말들의 이동에 의해서 발생하는 핑퐁 현상이 증가하는 문제를 야기한다. 따라서 그러한 문제점을 해결하기 위해서 본 논문에서는 적응 히스테리시스 방식에 의해서 설정된 히스테리시스 (Hysteresis)값에 반비례하는 타임-투-트리거 (Time-to- trigger)값을 선택하는 적응 히스테리시스 기반의 적응 타임-투-트리거 방식을 제안한다. 시뮬레이션을 통하여 본 논문에서 제안한 적응 히스테리시스 기반의 적응 타임-투-트리거 방식이 기존의 고정 히스테리시스 방법과 적응 히스테리시스 방법 기반의 고정 타임-투-트리거 방식보다 핸드오버 실패율과 핑퐁 (Ping-pong) 발생률 측면에서 더 우수함을 확인하였다.

• 한국자기학회지
• /
• 제7권2호
• /
• pp.109-116
• /
• 1997

교번 히스테리시스와 회전 히스테리시스를 동시에 고려할 수 있는 벡터 히스테리시스 모델을 이용하여, 회전 히스테리시스 특성을 갖는 전자계의 유한 요소 해석 알고리즘을 제안한다. 벡터 히스테리시스 모델은 자화의존 프라이자흐 모델에서 확장된 모델을 이용하였다. 회전 자계가 자성체에 가해진 경우, 각 요소에서의 자화값이 벡터 모델로 부터 구해지며, 이 값은 다시 유한요소 해석의 입력이 되어서 인가자계와 자화와의 지연각을 구할 수 있다. 실험 결과와의 비교를 통해, 제안된 방법이 회저자계의 영향을 받는 전자계 시스템의 자화 특성을 정확히 해석 할 수 있음을 확인하였다.

• 한국지능시스템학회논문지
• /
• 제24권2호
• /
• pp.193-200
• /
• 2014

압전 액추에이터(Piezoelectric actuator)는 빠른 응답 특성, 넓은 대역폭, 우수한 반복 정밀도, 그리고 높은 분해능의 특성으로 인하여 다양한 산업분야에서 폭넓게 사용되고 있다. 하지만, 압전 액추에이터에는 히스테리시스 효과(Hysteresis effect)가 발생되는 단점이 있으며, 이는 시스템의 성능을 저하시키는 주요한 원인으로 알려져 있다. Generalized Prandtl-Ishlinskii(GPI) model을 이용한 기존 연구에서는 히스테리시스 효과를 제거하기 위하여 히스테리시스를 수리적으로 모델링하고, 그 결과로부터 역 히스테리시스를 도출하였다. 하지만 모델링된 변수 값에 따라서는 역 히스테리시스 루프를 형성하지 못하는 치명적 문제점이 발생된다. 따라서 본 논문에서는 이러한 문제점을 해결하기 위하여 Inverse Generalized Prandtl-Ishlinskii(IGPI) model을 이용하여 역 히스테리시스를 직접 모델링하는 방법을 제안하였다. 또한 모델링 정밀도는 다양한 입력신호를 이용한 실험 결과를 기반으로 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 B
• /
• pp.825-827
• /
• 2000

자성체를 포함하는 자기 시스템을 해석하는데 있어 비선형과 히스테리시스(Hysteresis)는 매우 중요한 역할을 한다. 특히 재질의 히스테리시스 특성을 유한요소법(FEM)을 이용하여 계산하기 위해서 많은 방법들이 소개되었다. 단순 반복법이나 Fixed Point Technique(FPT), M-iteration 법. 뉴튼 랍슨 (Newton-Raphson) 법 등이 그 예이다. 이 방법들 중에서 뉴튼 랍슨법은 빠른 수렴 특성으로 가장 많이 사용되고 있다. 하지만 뉴튼-랍슨법을 이용하여 히스테리시스 재질을 해석할 때는 매 반복 계산 때마다 계 계수행렬(System Stiffness matrix)이 변화하기 때문에 요소의 수가 매우 많을 경우 역행렬을 계산하기 위한 시간이 많이 소요되는 단점이 있다. 특히 히스테리시스 해석의 경우에는 주로 time-step법을 이용하여 계산하므로 가장 시간이 많이 소요되는 행렬 계산 시간을 단축함으로써 전체 계산 시간을 크게 줄일 수 있다. 최근 비선형 해석에서 TLM(Transmission Line Modeling)법이 도입되어 비선형 해석 시의 계산 시간을 크게 단축할 수 있게 되었다. 본 논문에서는 비선형 해석에 적용된 TLM법을 히스테리시스 해석에 적용하는 방법을 새로 제안한다. TLM법은 뉴튼-랍슨법과 달리 각 반복 계산 때마다 계수행렬식이 변화하지 않고 단지 구동항만 변하기 때문에 행렬의 LU를 한 번 저장해 두면 forward와 backward substitution만 시행하면 된다. 따라서 요소의 수가 증가할 경우 TLM법을 사용하면 뉴튼-랍슨법에 비해 매우 큰 계산 이득을 얻을 수 있다. 본 논문에서는 TLM법을 히스테리시스에 적용하는 방법을 기술하고 간단한 모델에 이 방법을 적용하여 뉴튼-랍슨법과의 비교를 통해 TLM법의 효용성을 보인다.

• 한국통신학회논문지
• /
• 제19권8호
• /
• pp.1475-1484
• /
• 1994

본 논문은 2중 문턱값을 갖는 우선순위 스케쥴링 알고리즘과 버퍼의 히스테리시스 특성을 이용한 트레픽 제어기법을 제안하였다. 2중 문턱값을 갖는 우선순위 스케쥴링 알고리즘은 HOL과 QLT를 적용하였다. 버퍼의 히스테리시스 특성을 이용한 트래픽 제어기법으로는 히스테리시스성 QLT 알고리즘과 히스테리시스성 트래픽 유입제어를 제시하였다. 2중 문턱값을 갖는 동적 우선순위 스케쥴링 알고리즘이 기존의 QLT 알고리즘보다, 셀손실율과 평균지연에 있어서, 우수함을 컴퓨터 시뮬레이션을 통해 고찰하였다. 또 히스테리시스성 QTL 알고리즘과 트래픽 유입량 제어기법은 단일 문턱값을 이용한 방식보다 각각 효율이 개선됨을 알 수 있었다.

• 한국소음진동공학회논문집
• /
• 제20권2호
• /
• pp.129-137
• /
• 2010

이 논문에서는 압전작동기를 이용하여 유연 보 구조물의 위치추적제어를 실험적으로 고찰하였다. 작동기의 히스테리시스 특성을 보상하기 위한 앞먹임 보상기와 PID 되먹임 제어기를 함께 구성하여 정밀한 위치 추적제어를 수행할 수 있도록 하였다. 히스테리시스 보상기는 압전작동기의 예측 변위를 바탕으로 한 프라이작 모델을 사용하여 구성하였다. 히스테리시스 보상기의 유무에 따른 PID 되먹임 제어의 성능을 조화가진과 랜덤 가진 실험을 통하여 평가하였으며, 보상기와 되먹임 제어기를 함께 사용하였을 때, 우수한 위치추적제어 성능을 가지는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제47권11호
• /
• pp.37-42
• /
• 2010

본 논문에서는 주변의 간섭 잡음의 변화가 큰 RFID 환경에서 입력 신호를 구형파로 복원할 때 히스테리시스의 문턱전압을 디지털적으로 제어하여 신호 수신 신뢰도를 높이기 위한 비교기 회로를 0.35 마이크론 선폭의 CMOS IC 로 제안 하고 분석, 설계 후 제작하여 전기적 특성을 측정, 비교, 분석하였다. 이론에서 예측한 디지털 제어 비트의 변화에 대한 히스테리시스의 문턱전압의 가변성이 실험에서 잘 일치함을 입증하였다.