• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.348-348
• /
• 2014

차세대 디스플레이 구동 회로 소자를 위한 재료로서, Amorphous Oxide Semiconductor (AOS)가 주목받고 있다. AOS는 기존의 Amorphous Silicon과 비교하여 뛰어난 이동도를 가지고 있으며, 넓은 밴드 갭에 의한 투명한 광학적 특성을 가지고 있다. 이러한 장점을 이용하여, AOS 박막은 thin film transistor (TFT)의 active channel로 이용 되고 있다. 하지만, AOS를 이용한 TFT의 경우, 시간이 경과함에 따라 $O_2$ 및 $H_2O$ 흡착에 의해 전기적 특성이 변하는 현상이 있다. 이러한 현상은 소자의 신뢰성에 있어 중요한 문제가 된다. 이러한 문제를 연구하기 위해 본 논문에서는, AOS 박막을 이용하여 bottom 게이트형 TFT를 제작하였다. 이를 위해 먼저, p-type Si 위에 건식산화방식으로 $SiO_2$(100 nm)를 성장시켜 게이트 산화막으로 이용하였다. 그리고 Zn과 Sn이 1: 2의 조성비를 가진 ZnSnO (ZTO) 용액을 제조한 후, 게이트 산화막 위에 spin coating 하였다. Splin coating된 용액에 남아 있는 솔벤트를 제거하기 위해 10분 동안 $230^{\circ}C$로 열처리를 한 후, 포토리소그래피와 에칭 공정을 이용하여 ZTO active channel을 형성하였다. 그 후, 박막 내에 남아 있는 불순물을 제거하고 ZTO TFT의 전기적인 특성을 향상시키기 위하여, $600^{\circ}C$의 열처리를 30분 동안 진행 하여 junctionless형 TFT 제작을 완료 하였다. 제작된 소자의 시간 경과에 따른 열화를 확인하기 위하여, 대기 중에서 2시간마다 HP-4156B 장비를 이용하여 전기적인 특성을 확인 하였으며, 이러한 열화는 후처리 공정을 통하여 회복시킬 수 있었다. 열화의 회복을 위한 후처리 공정으로, 퍼니스를 이용한 고온에서의 열처리와 microwave를 이용하여 저온 처리를 이용하였다. 결과적으로, TFT는 소자가 제작된 이후, 시간에 경과함에 따라서 on/off ratio가 감소하여 열화되는 경향을 보여 주었다. 이러한 현상은, TFT 소자의 ZTO back-channel에 대기 중에 있는 $O_2$ 및 $H_2O$의 분자의 물리적인 흡착으로 인한 것으로 보인다. 그리고 추가적인 후처리 공정들에 통해서, 다시 on/off ratio가 회복 되는 현상을 확인 하였다. 이러한 추가적인 후처리 공정은, 열화된 소자에 퍼니스에 의한 고온에서의 장시간 열처리, microwave를 이용한 저온에서 장시간 열처리, 그리고 microwave를 이용한 저온에서의 단 시간 처리를 수행 하였으며, 모든 소자에서 성공적으로 열화 되었던 전기적 특성이 회복됨을 확인 할 수 있었다. 이러한 결과는, 저온임에도 불구하고, microwave를 이용함으로 인하여, 물리적으로 흡착된 $O_2$ 및 $H_2O$가 짧은 시간 안에 ZTO TFT의 back-channel로부터 탈착이 가능함과 동시에 소자의 특성을 회복 가능 함 의미한다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 추계학술대회 초록집
• /
• pp.105.2-105.2
• /
• 2010

전처리 후 얻어진 셀룰로스 고분자를 단당류로 전환하기 위해서는 셀룰라제를 이용한 당화 과정이 필요하다. 통상 실험식 연구에서는 셀룰로스 당화시 당수율을 최대로 하기위해 pH조절을 위한 Citrate buffer와 미생물 오염을 막기 위한 Autoclave에서의 멸균 과정을 거친다. 하지만 대량생산을 목적으로 하는 산업체에서는 적용이 어렵다는 문제점이 있다. 따라서 본 연구에서 이를 대신하여 산업체에서 적용 가능한 당화전환 공정의 효율성을 평가하고자 하였다. Autoclave 멸균을 대체하는 공정으로 항생제 첨가와 여과에 의한 제균을 선택하였고, citrate buffer를 대신하여 buffer를 첨가하지 않은 물을 pH를 조정하여 사용 하였다.실험결과 기존의 당화공정을 사용하였을 때 당화율이 81%이었고, pH를 조절한 제균 water에 항생제를 첨가하는 공정은 71%로 나머지 배지들 중 가장 높은 당화율을 나타냈다. 이것은 기존의 당화율보다 10% 낮은 수치이나 공정비를 교려하여 봤을 때 효율성 있는 공정으로 판단된다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 1993년도 춘계학술대회 논문집
• /
• pp.33-37
• /
• 1993

연결부를 지닌 대형의 노즐형상 제품은 대형산업기기에서 용기의 일부 및 추진체 및 인공위성 발사 대등에서 쓰이는 제품으로 목적하고자 하는 최종 조립품의크기에 따라 제품자체의 지름이 1m 에서 수m 에 이르는 대형으로 제작된다. 대형노즐형 제품은 제품 자체의 강도, 정확한 치수 및 소요재료의 다수등도 중요한 요소이나, 가공하중의 크기에 따라 다르지만 제품을 만들기 위해서는 수만톤을 필요로하기 때문에 제품제조의 가능여부가 성형기의 능력에 의존하게 된다. 본 연구는 비교적 소형장비로써 대형 노즐형단조 품의 제작이 가능한 새로운 성형공정을 개발하는데 그 목적이 있으며 공정개발은 비교적 소형 장비로써 대형단조품의 제작이 가능하도록 하는데 촛점을 맞추고서 이루어 졌다. 이를 위해 여러가지 가능한 방법 들을 제안하고, 각각의 공정 방법들에 대해서 Plasticine 모델 시험을 통하여 소성유동에 의한 성형성과 하중을 검토한 후에 국내에서 사용가능한 장비 및 하중능력, 그리고 성형성 등을 고려하여 적절한 공정방법을 선택하였다. 선택된 공정에서 점진적 팽창단조를 위한 예비 성형체의 결정 및 공정변수의 결정등을 납 모델링실험을 행하여하였으며 실재 재료의 축소모형실험을 수행하여 공정을 확인 하였다.

• 한국환경과학회:학술대회논문집
• /
• 한국환경과학회 2006년도 추계 학술발표회 발표논문집
• /
• pp.345-349
• /
• 2006

수용성 안료인 RhB를 대상으로 광-펜톤 공정의 최전 운전조건을 구하고, 광-펜톤 공정을 구성하는 개별 공정을 비교한 결과 다음의 결론을 얻었다. 광-펜톤 공정의 최적 $Fe^{2+}$와 $H_2O_2$ 투입량은 각각 0.0031 mmol과 0.625 mmol이었으며, 최적 pH는 3으로 나타났으나, 7이하의 pH 범위에서는 RhB 색 감소에 큰 영향을 미치지 않는 것으로 나타났다. 초기 반응 속도에 가장 큰 영향을 주는 인자는 UV 광 전력 > $H_2O_2$> 철염의 순으로 나타났다. 80분간의 반응시간 경과 후 최종 RhB 농도를 고찰한 결과 UV 광 전력이 낮을 경우 색도가 다 제거되지 않기 때문에 광-펜톤 공정에서 UV 광 전력이 색 제거에 대한 가장 큰 인자라고 사료되었다. 광-펜톤 공정의 개별 공정인 UV, $H_2O_2$, 펜톤을 이용하여 RhB의 농도감소를 고찰한 결과 초기 반응속도상수는 펜톤 공정의 빠른 초기 반응로 인해 펜톤 > UV >$H_2O_2$로 나타났으나, 최종 RhB 농도를 고려할 경우 UV> 펜톤 > $H_2O_2$로 나타났다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.242-242
• /
• 2008

반도체 공정에서 일정한 패턴을 만들기 위하여 Photoresist (PR)를 이용한 식각 공정을 사용하게 된다. 이러한 식각 공정은 반도체 직접도가 증가되면서 더욱 많은 단계의 공정을 요구하게 되었다. 그러나 식각 공정의 증가는 반도체 소자 생산을 위한 더 많은 시간과 비용을 요구하게 된다. 이를 해결하기 위하여 Photoresist를 사용하지 않은 공정으로 공정 단계를 간소화하기 위한 연구를 진행하고 있지만 아직 명확한 대한은 없다. 본 연구에서 는 PR의 strip 시간을 최대한 단축시키고 PR strip 잔여물의 빠른 제거를 위하여 기존 공정에서 사용 중인 strip 약 액을 플라즈마에 의하여 활성화하는 방법으로 PR strip 시간을 최대한 줄이는 방법에 대한 연구를 진행하였으며, 활성화된 strip용액이 더욱 빠른 strip율을 나타내는 것을 확인하였다. 또한 약액 활성화 방법으로 활성화된 strip 용액으로 PR을 일부 제거한 후 PR 표면의 물리적 특성 변화를 분석하여 약액 활성화된 strip 용액으로 인한 PR의 특성을 물리적 방법으로 접근하여 연구를 진행하였다.

• 전자통신동향분석
• /
• 제10권1호통권35호
• /
• pp.1-17
• /
• 1995

본 연구에서는 아날로그 CMOS IC 제조를 위한 CMOS 소자기술 및 수동소자 기술인, 다결정실리콘 저항과 다결정실리콘(I)/산화막/다결정실리콘(II) 구조를 가진 커패시터의 공정기술을 개발하였다. 아날로그 CMOS 공정기술은 디지털 CMOS 공정에서 다결정실리콘 저항과 커패시터 공정이 추가됨으로씨 발생할 수 있는 CMOS 소자특성의 변화를 최소화하는 데 중점을 두어 개발하였다. 최종적으로 개발된 $1.2\mum$ 아날로그 CMOS 공정을 이용하여 10 비트 ADC 및 DACIC를 제작한 후 정상적인 동작을 확인함으로써, $1.2\mum$ 아날로그 CMOS 공정에 의한 아날로그 IC 제작의 응용 가능성을 검증하였다. 개발된 $1.2\mum$ 아날로그 CMOS 공정은 향후 $0.8\mum$ 아날로그 CMOS IC 개발에 크게 기여할 것으로 기대된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.83.2-83.2
• /
• 2013

정교한 생산 공정에 있어서 공정의 갑작스런 변동(Shift)나 점진적인 변화(Drift)에 대해서 얼마나 적절하게 대응하느냐는 생산 제품의 품질과 수율에 상당한 영향을 미친다. 이에 본 과제에서는 반도체 생산 공정에 따른 측정 결과를 분석하여 최상의 공정조건(Recipe)를 유지하기 위한 알고리즘을 개발하고, 개발된 알고리즘의 유효성 판단을 위한 시뮬레이션 툴을 개발하였다. 또한, 다양한 현장 조건을 충족할 수 있도록 사용자 임의의 데이타 구조를 정의하고, 기준 정보를 등록할 수 있도록 유연성이 부여된 사용자 UI를 개발하였다. 생산 설비로부터 공정 관련 데이타를 수집하고, 측정 설비로부터 계측데이타를 수집한 후, 사용자가 설계한 APC 로직에 의해 실시간 공정 제어가 가능한 시스템을 개발하여, 현장 엔지니어가 다양한 APC 로직을 설계하고 구현할 수 있도록 하였다. 현장 엔지니어용 툴은 Graphical Workflow 형태로 개발되었으며, 엔지니어가 복잡한 프로그래밍을 하지 않아도 직관적으로 설계/구현할 수 있도록 하였다. 분석을 위한 리포트 화면을 이용하여, 공정/측정 데이타에 대한 조회기능을 제공하고, Trend, Pair, X-bar 등의 다양한 분석용 챠트를 이용하여 파라미터 분석 기능을 제공하였다. 본 과제에서 증착 장비용 제어 알고리즘을 적용하여 테스트하였으며, 30% 이상의 Cpk 개선 효과를 얻을 수 있었다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2007년도 춘계학술대회
• /
• pp.19-22
• /
• 2007

반도체 산업은 회로의 고밀도화, 고집적화에 따라 웨이퍼 표면의 입자, 금속, 금속 이온, 유기물 등 오염물의 크기가 미세해 지고 세정에 대한 요구 조건이 더욱 엄격해지고 있다. 현재 세정 공정은 반도체 제조공정 전체에서 약 30%를 차지하고 있으며, 습식 세정 방식이 주로 사용되고 있다.[1] 습식 세정방식은 탈이온수로 린스하고 건조하는 공정이 필연적으로 따르며, 기판 표면에 건조과정에서 물반점이 남는 문제가 가장 큰 이슈로 남아 있다. 본 연구는 웨이퍼의 습식 세정 공정에 사용되는 DHF Final Clean Process후 IPA Vapor를 이용한 건조 방법을 기술 하였다. Single wafer spin process를 이용하였으며, 웨이퍼 Process 공간을 밀폐 후 N2가스를 충진하여 대기중의 산소 오염원 유입을 차단하고 수세 및 건조 가스를 이용하여 건조시킴으로써 SiFx의 SiOx로의 치환을 방지 하여 건조 효율 향상을 목적으로 한다. Bare 웨이퍼에서 65nm 이상 오염 발생 증가량을 측정 하였으며, 공정 후 웨이퍼 오염 발생량을 35개 이하로 확보 하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.295-295
• /
• 2012

본 연구에서는 아크방전을 이용한 질화 티타늄의 합성 과정 중에서, 시편 청정 공정변수를 변화시킴에 따라 계면에서의 미세조직 변화와 코팅층의 물성을 평가하였다. 아크 소스에 장착된 타겟은 $120mm{\Phi}$, 99.5 %의 티타늄 타겟을 사용 하였고, 시편과 타겟 간의 거리는 약 30 cm이며, 시편은 SUS를 사용하였다. 시편을 진공용기에 장착하고 진공배기를 실시한 후 Ar 가스 분위기에서 시편에 전압을 인가한 후 아크를 발생시켜 약 5분간 시편 청정을 실시하였다. 이 시편 청정 과정에서 시편 인가전압을 0~1,000 V로 변화시켰고 시편 정청이 끝나면 시편에 인가된 전압을 차단하고 코팅하였다. 질화 티타늄의 두께는 약 $3{\mu}m$로 동일하게 코팅하였다. 시편 인가전압 변화에 따라 시편청정 공정 시 계면에서 티타늄층이 코팅되거나 모재 내부까지 침투하는 현상을 관찰하였다. 시편청정 공정변수 변화에 따른 질화 티타늄의 코팅을 통해 계면의 미세조직과 성분의 변화를 주사전자현미경, 투과전자현미경 이미지와 에너지 분산분광기 (Energy Dispersive Spectroscopy ; EDS)를 통해 확인하였으며 나노인덴터를 이용해 경도, 탄성계수 등의 물성변화를 측정하였다. 본 연구에서 얻어진 결과를 이용하여 시편 청정 공정 제어를 통한 다양한 물성변화가 가능 할 것으로 예상된다.

• 한국시뮬레이션학회논문지
• /
• 제26권1호
• /
• pp.69-75
• /
• 2017

MCP(Multi-chip Package)는 두 개 이상의 Chip을 적층하여 하나의 패키지로 합친 제품이다. MCP를 만들기 위해서는 두 개 이상의 Chip이 동일한 Substrate에 적층되기 때문에 다수의 조립 공정이 필요하다. Package 공정에서는 Lot들이 동일한 특성을 가지는 Chip으로 구성되고 MCP를 구성하는 Chip의 특성은 Layer sequence에 의해 결정된다. MCP 생산 공정에서 WIP Balance 뿐만 아니라 Throughput을 달성하기 위해서는 Chip의 Layer sequence가 중요하다. 본 논문에서는 Chip들의 Layer sequence의 제약 조건을 고려한 스케쥴링 방법론을 제안한다.