• Journal of Advanced Marine Engineering and Technology
• /
• 제28권6호
• /
• pp.1010-1016
• /
• 2004

In this paper, a scheme for estimating the parameters of solar cells and a NN-based emulator for predicting the maximum power point are presented. The diode model with series and shunt resistors is used to estimate parameters highly affecting its V-I characteristic curve and both a real-coded genetic algorithm and the model adjustment technique are employed. For implementing the emulator, a multi-layered neural network incorporating with the BP algorithm is used. A set of simulation works using both field data and generated data are carried out to demonstrate the effectiveness of the proposed method.

• 대한전자공학회논문지
• /
• 제23권4호
• /
• pp.466-476
• /
• 1986

This paper proposes a system that translates the machine independent intermediate micro-programming language(IML) into microcode, using the register allocation algorithm, the microinstruction format and the field information for the target machine emulation on a microprogrammable host machine. The IML, which is for PDP-8 emulation on a microprogrammable hypothsetical 16 bit host machine, is microcoded by the proposed system, and the validity of the algorithm in the proposed system is verified by executing a test program of the target machine on the emulator.

• 정보처리학회논문지A
• /
• 제8A권4호
• /
• pp.479-488
• /
• 2001

SoC 설계의 복잡도가 지속적으로 커짐에 따라 기존의 소프트웨어 모델을 이용한 시뮬레이션 방법으로는 이를 검증하기에는 너무 많은 시간이 소요되어 많은 문제가 있다. 이를 해결하기 위해 시뮬레이션 방법보다 훨씬 빠른 검증속도를 제공하는 다양한 FPGA 기반의 로직 에뮬레이터가 활발히 연구되어왔다. 하지만 제한된 FPGA 핀 수로 인해 FPGA 내부에서 매우 낮은 자원이용률을 초래하고 있을 뿐만 아니라, 검증 대상이 되는 회로의 크기가 커짐에 비례하여 에뮬에이션의 속도가 현저하게 느려지는 문제점이 있다. 본 논문에서는 파이프라인 방식의 신호전달을 통하에 FPGA의 자원이용률을 극대화할 수 있을 뿐만 아니라 에뮬레이션의 속도도 크게 높일 수 있는 시스템 수준의 새로운 에뮬레이터 구조와 소프트웨어를 제안한다. 파이프라인의 링을 통하여 다수의 로직신호선을 하나의 실제 핀에 할당하여 핀 제한 문제를 해결하고, FPGA 간의 신호전달 경로를 사용자회로와 분리시킴으로서 빠른 시스템 클록의 사용을 가능케 하며 분할된 회로간에 조합경로를 줄여 실제 에뮬레이션클록의 속도를 높일 수 있었다. 또한 신호의 전달을 파이프라인 방식으로 보내기 위해 적용하는 스케줄링을 계산의 복잡도가 낮은 휴리스틱 방법을 적용하였다. 12비트 마이크로콘트롤로를 간단한 휴리스틱 스케줄링 알고리즘을 적용한 실험결과를 통하여 높은 검증속도를 확인하였다.

• 전자공학회논문지
• /
• 제53권5호
• /
• pp.98-107
• /
• 2016

합성형 멤리스터 에뮬레이터와 M-R 뮤테이터 기반 멤리스터 에뮬레이터의 특성들을 분석하고 차이점을 비교하였다. 멤리스터는 가변 저항 특성을 갖는 소자로서 저항, 커패시터, 인덕터 다음의 4번째 전기회로 기본소자이다. 멤리스터 에뮬레이터는 이 멤리스터의 가변저항 특성을 전자소자들을 조합하여 구현한 회로인데, 멤리스터 상용화 이전까지의 멤리스터 연구를 위해서는 필수 회로이다. 대표적인 멤리스터 에뮬레이터에는 그 구현 방법에 따라 전자소자들을 조합하여 가변 저항특성을 구현하는 합성형 멤리스터 에뮬레이터와 M-R 뮤테이터를 사용하여 비선형소자로부터 가변저항 특성을 구현하는 M-R 뮤테이터 기반 멤리스터 에뮬레이터가 있다. 본 논문에서는 이 두 가지 에뮬레이터의 구현 방법과 특성들을 분석하고 그 차이점을 연구하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 가을 학술발표논문집 Vol.34 No.2 (B)
• /
• pp.330-334
• /
• 2007

내장형 시스템이 점점 복잡해지면서 하드웨어/소프트웨어 통합설계의 중요성은 더욱 부각되고 있다. 이 하드웨어/소프트웨어 통합설계의 핵심 요소는 하드웨어/소프트웨어 통합시뮬레이션이다. 내장형 시스템을 구성하는 여러 컴포넌트들을 통합시뮬레이션 할 때 이종의 여러 시뮬레이터들을 동시에 사용하는 경우가 많은데 이 때 가장 문제가 되는 점은 시뮬레이터 간의 동기화에 따른 성능 저하이다. 이를 개선하기 위해 가상 동기화 기법이 제안된 바 있다. 그러나 가상 동기화 기법도 느린 시뮬레이터의 속도에 종속 될 수밖에 없다. 보통 가장 느린 시뮬레이터는 하드웨어 RTL 시뮬레이터이다. 본 논문은 하드웨어 RTL 시뮬레이터를 FPGA 에뮬레이터로 대체하면서 가상 동기화 기법을 사용한 통합에뮬레이션 환경을 구축해 보았다. 가상 동기화 기법을 적용하는 것은, 가상 동기화 기법의 장점대로 가상 동기화 기법의 통합시뮬레이션 커널과 FPGA 에뮬레이터 사이에 통신을 할 수 있게 해주는 인터페이스 프로그램을 제작하는 것만으로 가능했고 이렇게 구축한 환경에서 H.263 디코더로 실험을 한 결과 약 2.5배의 성능 향상을 얻을 수 있었다.

• 전자공학회논문지 IE
• /
• 제43권4호
• /
• pp.60-64
• /
• 2006

이 시스템은 위치정보를 얻기 위한 무선통신기의 특성상 중계기의 설치간격에 따라 정보의 범위가 제한되는 것을 보완하기 위한 체계를 구축한다. 주차장 관리 시스템은 주차 정보의 데이터베이스를 구축하고 데이터베이스 정보는 클라이언트와 관리자에게 용이하게 제공할 수 있도록 설계되었다. 주차장에 설치된 무선 통신 장치에는 센서가 부착되어 차량을 감지할 수 있고, 이 데이터는 서버에게 주차위치 기본 정보를 전송한다 무선 핸드폰 에뮬레이터 J2MEWTK를 클라이언트로 하여 서버의 연동을 확인했고, 주차정보의 전송을 통한 서버 주차관리 데이터베이스의 정보 가공을 확인하였으며, 서버와 관리자를 위한 관리자 프로그램은 사용자 편의와 관리에 용이한 메뉴화면을 제공하였다.

• 전자공학회논문지CI
• /
• 제43권3호
• /
• pp.76-81
• /
• 2006

최근 멀티미디어 통신 시스템에서 유한체는 암호화 알고리즘에 적용되어지고 있으며. 특히 타원곡선 알고리즘 및 리드 솔로몬 등의 에러정정 코드는 유한체 상에서 정의 되어진다. 또한 많은 응용분야에서 유한체 연산의 실시간 처리를 요하므로 유한체 연산을 위한 전용 하드웨어 설계가 필요하게 되었고 이에 대한 많은 연구가 수행되어지고 있다. 본 논문에서는 합성체(Composite Field)를 이용하여 GF($2^8$)의 유한체의 역원을 계산할 수 있는 알고리즘을 제시하고 이를 하드웨어로 구현하여 현재 사용되어 있는 'Itoh and Tsujii' 하드웨어 구조와 면적 및 계산 속도의 성능을 비교 하였다. 또한 AES의 SubBytes 블록에 이를 삽입하여 FPGA 에뮬레이터 보드 상에서 구현하여 성능평가를 통하여 제시된 알고리즘의 우수성을 확인하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권8호
• /
• pp.842-852
• /
• 2010

최근의 RFID 응용은 태그를 이용한 사물의 식별 이외에 빛, 온도, 습도와 같은 센서 장치를 함께 활용하는 것이 일반적인 추세이다. RFID 태그의 정보는 리더를 통해 이벤트 처리 방식으로 사용되는 반면, 센서 장치는 장치 의존적인 함수호출 방식으로 접근된다. 따라서 RFID 응용개발자의 입장에서는 두 가지 데이터 처리 방식을 혼용하여 프로그램을 개발해야 하고 센서장치에 의존적인 함수 인터페이스들을 사용해야 한다. 이에 본 논문에서는 센서 장치를 센서 태그 형식으로 사용할 수 있게 하는 센서리더에뮬레이터를 제안한다. 센서리더 에뮬레이터를 사용하면 단일한 방식으로 RFID 태그와 센서 장치를 접근할 수 있어 RFID 응용프로그램을 효과적으로 개발할 수 있다. 또한 태그의 위치가 고정된 응용일 경우에는 고가의 센서태그와 센서리더 대신 사용될 수 있으므로 저비용으로 동일한 기능을 제공할 수 있다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권6호
• /
• pp.547-558
• /
• 2008

임베디드 시스템은 어플리케이션, OS 커널, 디바이스 드라이버, HAL, 하드웨어와 같은 이질적 계층들이 매우 밀접히 결합되어 있다. 임베디드 시스템은 제품 목적과 탑재된 하드웨어에 따라 맞춤 제작된다. 또한 점점 짧아지는 제품 주기 때문에 여러 업체의 소프트웨어, 하드웨어가 불안정한 상태에서 통합된다. 따라서 모든 계층에 결함 발생 확률이 높다. 임베디드 소프트웨어 개발자는 자신의 코드를 결함이 내재된 다른 계층들과 통합된 상태에서 테스트하며, 이 때문에 테스트해야 할 모든 영역을 테스트하였는지, 자신의 코드가 잘못된 건지, 통합된 다른 소프트웨어나 하드웨어에 문제가 있는 건 아닌지를 확신하기 힘들다. 본 논문은 임베디드 소프트웨어 개발자가 다양한 계층에 내재된 결함 위치와 원인을 추적할 수 있도록 하는 임베디드 소프트웨어 인터페이스 테스트 방안과 이를 구현한 자동화 도구 Justitia를 제안한다. 제안하는 기술은 개발자를 돕기 위한 이뮬레이터를 이용한 디버깅을 전문적인 테스팅으로 승화시킨 자동화 방안이다.

• 전자공학회논문지CI
• /
• 제45권5호
• /
• pp.201-208
• /
• 2008

능동형 RFID 시스템은 금속재질에 취약한 수동형의 단점을 극복하는 동시에 인식거리가 길고, 인식률이 좋아 항만물류나 국방 분야에서 사용이 확대되고 있다. 하지만 동일한 표준으로 개발된 제품의 서로 간에 인식이 불가능한 사례가 보고되고 있으며, 국제적으로 정확한 평가방법 및 장치가 정립되지 않아 개발된 제품들 간의 상호 운용성 및 표준 적합성 평가에 대한 어려움이 존재한다. 본 논문에서는 능동형 RFID 시스템의 적합성 평가를 위한 에뮬레이터의 하드웨어 및 소프트웨어를 설계하고 제작하였다. 설계된 장치는 Matlab의 Simulink를 통한 시뮬레이션으로 성능을 분석하였고, 실제 능동형 RFID 태그의 표준 적합성 평가를 통해 에뮬레이터의 적용 가능성을 검증하였다.