• Electronics and Telecommunications Trends
• /
• v.13 no.1 s.49
• /
• pp.41-51
• /
• 1998

전역 클럭을 사용하는 동기 회로 설계 기술은 설계의 단순화 및 자동화가 용이하기 때문에 현재 많이 사용하는 설계 기술이다. 그러나 다양한 기능과 고성능을 필요로 하는 대규모 시스템이나 회로 설계에서는 전역 클럭 사용으로 인한 신호 지연, 전력 소모 등이 문제로 부각되면서 비동기 회로 설계 기술이 각광을 받고 있다. 비동기 회로 설계 기술은 1940년대에 개발된 기술이지만 설계 자체가 어렵고 면적 증가 등의 단점으로 제한된 분야에서 이용되었다. 현재 이러한 단점을 극복하기 위한 연구가 회로 설계, 검증, 동기/비동기 인터페이스, 그리고 저전력 회로 등의 분야에서 많이 진행되고 있다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.26 no.5
• /
• pp.620-626
• /
• 1999

캐리-세이브 가산기는 (CSA)는 실제 산업체에서 회로를 설계할 때 연산수식의 계산을 빠르게 처리하기위해 가장 많이 사용되는 구성요소들 가운데 하나이다. [3]의 자료에 의하면 실제 회로 설계에서 나오는 전형적인 연산식에 CSA를 이용했을 때 그렇지 않은 경우보다 최대 54%의 연산처리속도와 42%의 회로 면적 향상을 갖는다고 보고하고 있다. 그러나, 이는 그 연산식이 하나의 설계 블록(sub-design)에 포함되어 있다는 전제하에 도출된 것이다. 회로 설계 규모와 복잡도가 큰 응용이 많아지는 상황에서 설계 블록단위의 계층적 설계는 필수적인 추세이므로, CSA를 이용한 회로 최적화를 실현하기위해서는 설계 블록들간에 걸쳐있는 연산식에 대한 CSA 최적화 또한 매우 중요한 문제이다. 이를 해결하기위해서 이 논문에서는 auxiliary port라는 개념을 이용하여 설계 블록들간의 연산식에 대한 CSA 최적화 방법을 제안한다. 실제 실험에서 우리가 제안한 기법은 회로의 전체적인 영역에 걸쳐 CSA를 적용하는 데 매우 효과적이었으며, 이 기법을 적용하지 않고 얻은 CSA 최적화 회로와 비교했을 때 회로에서의 연산식 계산속도와 그 회로 면적이 상당히 향상되었음을 확인하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.5 no.2
• /
• pp.65-69
• /
• 1998

본 연구는 전하 결합 영양소자에서 감지회로의 특성을 향상시키기 위하여 N형 MOSFET과 Polysilcon 저항에 의한 전압 분배 회로를 가진 감지회로를 설계하였다. 감지회 로에 흐르는 전류는 전압분배회로를 N형 MOSFET으로 설계하였을때가 Polysilicon 저항으 로 설계한 경우보다 감도 특성도 좋은 것으로 나타났다. 이는 전압분배회로를 Polysilicon으 로 설계한 경우보다 N형 MOSFET으로 설계하였을 때 동작 주파수가 높을수록 전압이득 특성이 우수하기 때문이다. 감지회로에 흐르는 전류는 전압분배회로를 N형 MOSFET으로 설계하였을 때 2mA 정도를 나타내고 polysilcon으로 설계하였을 때 4mAwjd도로 나타났다.

• 전기의세계
• /
• v.24 no.4
• /
• pp.31-39
• /
• 1975

복잡한 시스템의 설계 또는 연구에서 무엇보다도 중요한 것은 조합설계의 원리를 완전해 이해하는데 있으며 여기서 기술한 조합개폐회로이론은 그 기초가 된다. 조합논리회로란, 출력이 입력의 현재상태에만 전적으로 종속되는 회로를 의미한다. 조합설계의 주목적은 최소수의 소자로 우리가 원하는 개폐특성을 실현하는 회로를 설계할 수 있는 능력을 부여하는데 있다. 이 장에서는 논리함수, 논리식의 표현형식, 논리식의 간단화 및 이들 기법이 실지 조합개폐회로의 설계에 어떻게 적용되는가를 실례를 통하여 기술한다.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.911-914
• /
• 2000

본 논문에서는 배터리가 없는 ASK 전송방식의 RFID(Radio Frequency IDentification) Transponder 칩 설계에 관한 내용을 다룬다. Transponder IC는 power-generation 회로, clock-generation 회로, digital block, modulator, overoltge protection 회로로 구성된다. 설계된 칩은 저전력 회로를 적용하여 원거리 transponder칩을 구현할 수 있도록 하였다. 설계된 회로는 0.25㎛ 표준 CMOS 공정으로 레이아웃하여 제작하였다.

• Proceedings of the KIEE Conference
• /
• 1983.07a
• /
• pp.234-236
• /
• 1983

본 논문은 펄스형 순차회로(pulse mode sequential circuit)를 설계하는데 필요한 여러가지 복잡한 단계의 간소화를 목적으로 한, 컴퓨터를 이용한 회로 설계법을 제안하고자 한다. 여기서 제안된 방법에 의하면 여러 종류의 플립-플롭 (flip-flop)에 대한 회로의 설계를 반복 시행하고, 또 다출력 함수 최소화(multiple output function minimization) 방법을 적용함으로 해서 거의 적소에 가까운 비용으로 원하는 회로를 설계할 수 있다. 제안된 회로 설계법의 프로그램은 포트란(FORTRAN)으로 작성되었으며, 이에 의한 실에의 예와 그 결과를 종래 방법에 의한 것과 비교, 분석했다.

• 전기의세계
• /
• v.28 no.7
• /
• pp.33-40
• /
• 1979

회로해석은 전자장치의 기본이되는 것이며 장치가 정교할수록 회로도 복잡해지며 근래에는 IC와 스위칭 이론의 발달로인해서 회로해석 및 설계법도 점차당양화하고 있다. 그러나 설계방법의 기초는 불변한 것이며 따라서 설계자는 Dalington, Cauer등의 고전적 합성법으로부터 오차설계 최적설계에 이르기까지 광법위한 것을 숙비해야 할 것이다. 최적화설계에 대해서는 본지에서는 상세히 다루지 않았다.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.487-488
• /
• 2019

본 연구는 인덕터, 커패시터의 기생저항을 고려한 Buck Converter의 회로 해석 및 Two Loop Control 방법의 제어기 설계를 제안한다. 일반적인 Buck Converter의 회로 및 제어기 설계에서는 인덕터, 커패시터의 기생저항의 값이 작아 0으로 간주한다. 본 논문에서는 인덕터와 커패시터의 기생저항을 고려한 회로를 수학적으로 해석한 뒤 Matlab SISOTOOL을 이용하여 전압 및 전류 제어기를 설계하고 PSIM을 통해 회로를 구성하여 시뮬레이션을 통해 검증함으로써 일반적인 설계보다 정확성을 가진 설계방법을 제안한다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2003.05b
• /
• pp.351-354
• /
• 2003

본 논문에서는 임의 형태 영상 영역에 대한 변환 부호화 회로를 설계하고 구현하여 동작을 확인한다. 설계된 회로는 순방향 변환 부호화 회로와 역방향 변환 부호화 회로로 구성된다. 순방향 변환 부호화 회로에서는 영상 영역을 구성하는 화소들을 변환 블록의 가장 자리로 이동시킨 후, 비어 있는 부분을 화소 평균값으로 외삽한다. 그리고 변환을 실행한 후 외삽된 부분의 변환 계수들을 삭제한다 역방향 변환 부호화 회로에서는 먼저 삭제된 변환 계수들물 복원한 후에 역변환 과정을 수행하며, 역변환 계수들 중 복원된 부분의 계수들을 삭제한다. 모의 실험을 통해 본 논문에서 설계된 변환 부호화 회로가 특히 낮은 비트율에서 우수한 압축 성능을 갖는 것을 볼 수 있다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.196-198
• /
• 2020

본 논문은 SiC MOSFET의 단락 검출을 위한 고정밀 Rogowski 코일 회로 설계 방법을 제안한다. 설계 방법을 제안하기 위해 먼저 Rogowski 코일의 기본 구성인 적분기를 실제 시스템 요구 사양에 맞추어 설계한다. 설계한 회로의 성능 확인을 위하여 DPT (double pulse test)를 실시하며, test 결과 분석을 통해 문제점을 파악하고 전류 센싱 정밀도 향상을 위해 입출력 필터 설계 및 Rogowski 코일 턴 수를 변경한다. 변경한 각 조건들에 대하여 DPT를 진행하고 각 test 결과를 기반으로 Rogowski 코일 회로 설계 방안을 제안한다.