• 제목/요약/키워드: 회로분할

검색결과 203건 처리시간 0.032초

GWW 휴리스틱을 이용한 회로 분할 (Circuit Partitioning Using “Go With the Winners” Heuristic)

  • 박경문;오은경;허성우
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (1)
    • /
    • pp.586-588
    • /
    • 2001
  • 회로분할 기법은 VLSI 설계뿐만 아니라 많은 분야에서 응용될 수 있어 오랫동안 연구가 행해졌다. 대부분의 회로분할 휴리스틱에서 Fiduccia-Mattheyses(FM) 방법을 핵심 기술로 사용하고 있다. 회로 분할 문제는 또한 다른 컴비네토리얼 문제에서처럼 해 공간에서 최적해를 찾는 문제로 볼 수 있는데. GWW(Go With the Winners) 방법은 해 공간을 검색하는 성공적인 패러다임 중의 하나이다. 본 논문에서는 “GWW” 패러다임을 FM 방법에 접목시켜 회로를 분할하기 위한 휴리스틱을 제안한다. MCNC 벤치마크 회로를 이용하여 전형적인 FM 방법에 의한 결과와 “GWW”패러다임을 접목하여 얻은 결과를 비교하였다. 실험결과는 매우 고무적이다.

  • PDF

클러스터링 기법을 이용한 효과적인 회로분할 알고리즘 (Efficient Circuit Partitioning Algorithm Using Clustering Technique)

  • 김동진;배종국;허성우
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2001년도 추계학술발표논문집 (하)
    • /
    • pp.1607-1610
    • /
    • 2001
  • 회로분할 기법은 VLSI 칩 설계 시 핵심적인 기술로서 오랫동안 연구가 행해져 왔는데, 대부분의 회로분할 휴리스틱에서 Fiduccia-Mattheyses(FM) 알고리즘을 기본 기술로 사용하고 있다. 본 논문에서도 FM 알고리즘을 기본 분한 기술로 이용하되 선형배치 및 클러스터링 기법을 추가로 적용하여 효과적인 회로 분할 알고리즘을 제안한다. MCNC 벤치마크 회로를 이용하여 제안한 알고리즘과 FM 알고리즘을 실험적으로 비교하였다. 실험결과는 회로에 따라 적게는 14%, 많게는 57%까지 개선되는 것을 보여준다.

  • PDF

공간적 특징을 이용한 신경 회로망 기반 객체 분할 및 움직임 예측 (Neural network based Object segmentation and optical flow estimation using spatial feature)

  • 김형진;이동규;이두수
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
    • /
    • pp.837-840
    • /
    • 2000
  • 동영상에서 움직이는 객체 분할 및 모션 예측을 동시에 수행할 수 있는 연구는 다양한 방법으로 시도 되어 왔다. 실제 이미지를 서로 다른 움직임이나 서로 다른 공간적인 특정 영역으로 분리 될 수 있다고 가정 한다면 복수의 객체 또는 객체의 움직임으로 표현 할 수 있다. 객체 분할 측면에서 볼 때 효율적인 분할을 위해서는 특징 입력 벡터의 선택이 중요한 변수로 작용한다. 본 연구에서는 정밀한 객체 분할을 위해 밝기, 질감(Texture) 정보와 같은 정지영상의 특징 입력 벡터와 움직임 벡터 같은 동영상의 특징 입력 벡터를 동시에 사용한다. 분리된 객체는 각각의 클래스를 구성하게 되고 이를 위한 클래스 분류기로서 Median Radial Basis 신경 회로망을 사용한다. 객체 분할과 움직임 예측을 위해서 확률적 방법을 통한 에너지 함수를 구하고 비용함수를 도입한다. 신경 회로망의 각 Basis 함수는 영상의 특정한 영역에서 활성화되며 객체의 분류를 위해 신경 회로망 출력으로 가중치의 합으로서 나타나게 된다.

  • PDF

한정된 그룹 이동에 의한 위상 기반 회로 분할 방법 (A Topology Based Partition Method by Restricted Group Migration)

  • 남민우;최연경;임종석
    • 전자공학회논문지C
    • /
    • 제36C권1호
    • /
    • pp.22-33
    • /
    • 1999
  • 본 논문에서는 다중의 FPGA 칩과 연결 전용 칩으로 구성되어 있는 프로그래밍이 가능한 PCB(Programmable Circuit Board)를 대상으로 주어진 회로를 분할하는 새로운 회로 분할 방법을 제안한다. 여기서 칩들간에는 상호 연결 가능한 배선 위상이 정해져 있으며 사용할 수 잇는 연결선의 수가 고정되어 있다. 그러므로 회로를 PCB상의 다중의 FPGA 칩으로 분할하기 위해서는 기존의 분할 방법과는 달리 칩들간의 연결선에 대한 제한 조건을 고려하여야 하며 이를 위하여 본 논문에서는 주어진 PCB의 모든 제한조건을 고려한 분할 방법을 제안한다. 또한 분할 속도를 개선하면서 보다 좋은 분할 결과를 얻기 위하여 다단계의 클러스터 트리를 생성하여 계층적 분할을 수행한다. 다수의 벤치마크 회로에 대하여 실험한 결과 입력회로들은 주어진 제한 조건들을 모두 만족하면서 분할되었으며 기존의 다중 분할 방법과 비교한 결과에서는 칩간의 연결선의 수가 최대 10 % 적게 사용되었다.

  • PDF

저전력 저면적의 논리 회로 설계를 위한 효율적인 커널 기반 분할 알고리듬 (An Efficient Kernel-based Partitioning Algorithm for Low-power Low-Power Low-area Logic Circuit Design)

  • 황선영;김형;최익성;정기조
    • 한국통신학회논문지
    • /
    • 제25권8B호
    • /
    • pp.1477-1486
    • /
    • 2000
  • 본 논문에서는 조합 논리 회로의 면적과 전력 소모를 낮추기 위한 효율적인 커널 기반의 분할 알고리듬을 제안 한다. 제안한 알고리듬은 커널을 이용하여 회로를 분할함으로써 회로의 전력 소모를 줄이고 분할된 회로들의 중복 되는 게이트를 최소화시켜 면적 overhead를 감소시킨다. MCNC 표준 테스트 회로에 대한 실험을 통하여 제안된 알고리듬이 면적과 전력소모면에 있어서 기존의 precomputation 회로 구조에 바탕을 둔 알고리듬에 비해 전력 소모는 평균 43.6% 면적은 평균30.7% 향상된 결과를 보인다.

  • PDF

RF PLL용 26GHz 가변 정수형 주파수분할기의 설계 (Design of 26GHz Variable-N Frequency Divider for RF PLL)

  • 김호길;채상훈
    • 전자공학회논문지
    • /
    • 제49권9호
    • /
    • pp.270-275
    • /
    • 2012
  • MBOA 등 UWB 시스템에 적용하기 위한 RF PLL용 가변 정수형 주파수분할기를 $0.13{\mu}m$ 실리콘 CMOS 기술을 이용하여 설계하였다. 고속 저잡음 특성을 얻기 위하여 주파수 분할기 단위요소를 수퍼 다이나믹 회로를 사용하여 설계하였으며, 가변 정수 분할비를 얻기 위하여 MOSFET 스위치를 사용하였다. 또한 다이나믹 회로가 갖고 있는 주파수 대역의 제한 문제를 해결하기 위하여 주파수 분할기 단위요소 회로에 사용하는 부하저항의 크기를 변경하는 방법을 적용하였다. 설계된 회로에 대하여 시뮬레이션해 본 결과 동작 주파수 범위는 5~26GHz 범위로서 빠르고 넓은 주파수 대역의 동작 특성을 보였다.

RF PLL용 프로그램 가능한 14GHz 주파수분할기의 설계 (Design of Programmable 14GHz Frequency Divider for RF PLL)

  • 강호용;채상훈
    • 대한전자공학회논문지SD
    • /
    • 제48권1호
    • /
    • pp.56-61
    • /
    • 2011
  • MBOA 등 UWB 시스템에 적용하기 위한 프로그램 가능한 RF PLL용 주파수분할기를 $0.18{\mu}m$ 실리콘 CMOS 기술을 이용하여 설계하였다. 고속 저잡음 특성을 얻기 위하여 주파수 분할기 단위요소를 수퍼다이나믹 회로를 사용하여 설계하였으며, 프로그램 가능한 분할비를 얻기 위하여 스위치 단을 사용하였다. 또한 다이나믹 회로가 갖고 있는 주파수 대역의 제한 문제를 해결하기 위하여 주파수 분할기 단위요소 회로에 사용하는 부하저항의 크기를 변경하는 방법을 사용하였다. 설계된 회로에 대하여 시뮬레이션 해 본 결과 동작 주파수 범위는 1~14GHz 범위로서 빠르고 넓은 주파수 대역의 동작 특성을 보였다.

PCB 회로의 분할 및 착색 알고리즘에 관한 연구 (A Study on the Partition and Coloring Algorithm of the PCB Circuits)

  • 김현호
    • 한국시뮬레이션학회:학술대회논문집
    • /
    • 한국시뮬레이션학회 1999년도 춘계학술대회 논문집
    • /
    • pp.122-126
    • /
    • 1999
  • 시스템 레벨 PCB(Printed Circuit Board) 디자인은 최종적인 시스템 특성에 정확한 정보를 갖지 못하는 디자인 결정을 하기 위해 여러 가지 정보가 필요하다. 또한 분할 할 때 분할 시간과 방법은 매우 중요하고 합성 결과의 특성은 교환(tradeoffs)과 디자인 결정에 매우 민감하다. 그러므로 만일 디자인이 합성되고 단일 보드로 디자인된다 할지라도 후에 다중 보드로 분할 될 수 있다. 따라서 본 논문에서는 PCB회로 디자인의 제약구동 방법중 off-critical-path 분할기법을 사용한 휴리스틱(heuristic) 방법을 제안했고 교환 그래프 착색 알고리즘을 제안했다.

  • PDF

FPGA를 고속으로 동작시키기 위한 지연시간 최적화 알고리듬 (Delay optimization algorithm for the high speed operation of FPGAs)

  • 김남우;허창우;최익성;이범철
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 1999년도 추계종합학술대회
    • /
    • pp.525-529
    • /
    • 1999
  • 본 논문에서는 고속 FPGA 설계를 위한 논리 수준의 조합회로 합성 알고리듬을 제안한다. 제안 된 알고리듬은 회로의 지연시간을 줄이기 위해 critical path를 분할한 후 분할된 회로를 동시에 수행하는 구조의 회로를 생성한다. MCNC 표준 테스트 회로에 대한 실험에서 제안된 지연시간 최적화 알고리듬이 기존 알고리듬에 비해 지연시간이 평균 33.3 % 감소된 회로를 생성함을 보였다.

  • PDF

클러스터 재배치를 이용한 회로분할 (Clusters Re-placement for Circuit Partitioning)

  • 김상진;윤태진;이창희;안광선
    • 전자공학회논문지C
    • /
    • 제36C권6호
    • /
    • pp.1-8
    • /
    • 1999
  • 회로 분할 문제에 있어서 서열화는 k분 분할의 좋은 해를 얻는 방법으로 사용되어 왔다. 서열화는 구획화 과정을 거쳐 클러스터를 구성함으로서 분할이 완료된다. 본 논문에서는 이렇게 구성된 클러스터를 재비치하여 다시 구획함으로서 향상된 해를 얻는 알고리즘을 제시하였으며, 이를 여러 가지 대상회로에 대해 실험하여 향상된 결과를 얻었다.

  • PDF