• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.12 no.7
• /
• pp.1048-1056
• /
• 2001

Decoupling capacitors are commonly used to reduce the effect of SSN propagated through parallel power and ground planes in high-speed multilayer printed circuit boards (PCBs). In this paper, we introduced a simple high frequency measurement and proposed a wideband (50 MHz ∼3 GHz) equivalent circuit model for decoupling capacitor considering high frequency parasitic effects. The proposed model can be easily combined with the SPICE model of power supply planes far SSN analysis. The circuit simulations with the proposed model show good agreement with the measurement results. Also, we expect to accurately analyze the noise reduction effect as a function of value and location using the proposed model of decoupling capacitor.

• 전기의세계
• /
• v.27 no.1
• /
• pp.70-71
• /
• 1978

회로망이론 및 시스템의 관심분야는 이론과 실제 및 새로 출현하는 기술과 연관하는 분야이며 다음과 같이 구분할 수 있다. 1)회로와 시스템의 해석과 설계에 대한 새로운 개념과 접근방법이다. 회로와 시스템은 대형회로와 시스템 집적회로를 포함한 디지탈 아날로그 소리드스테이트회로 수동 및 능동필터, 집중 및 마이크로웨이브회로망, 비선형 및 시변회로와 시스템, 그라프이론과 응용, 아날로그와 디지탈 신호로세싱시스템, 다차충필터에 관한 것. 2)컴퓨터협조기술로서 여기에는 해석, 설계, 레이아웃, 회로와시스템의 시험과 제작, 그리고 신산법과 사용자 오리엔트된 언어가 포함된다. 3)신호프로세싱, 통신, 계장과 제어에 있어서 모델화, 해석, 응용을 포함하는 신장치와 회로 4)생물학적 경제학적 시스템의 회로개념과 기술의 응용 등이다.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.11 no.1
• /
• pp.22-27
• /
• 2001

본 논문에서는 복잡한 하이퍼카오스 신호를 발생시키는 HVPM (Hyperchaotic Volume Preserving Maps) 모델의 회로를 제안하고, 보드상에서 구현하고자 한다. 제안한 HVPM 모델은 3차원 이산시간(discrete-time) 연립차분방정식으로 구성되어 있으며, 비선형 사상(maps)과 모듈러(modulus) 함수를 사용하여 랜덤한 카오스 어트랙터(attractor)를 발생시킨다. 이러한 HVPM 모델을 하드웨로 구현하기 위하여 연산 부분은 연산증폭기를 사용하고, 매핑(mapping) 부분은 N형 함수와 비교기를 사용하여 설계한다. 특히, N형의 비선형 함수는 CMOS 전달특성과 선형증폭기의 출력특성을 조합하여 독특하게 구현하였다. 구현한 보드상의 실험에서 카오스 시스템 파라미터 값에 대응하는 가변저항기를 조절하여 비주기적인 하이퍼카오스 신호를 발생시킴을 입증하였다. 또한 출력된 카오스 신호들간의 오실로스코프 사진에서 위상공간(phase space)의 동적응답은 랜덤한 어트랙터를 발생시킴을 확인할 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2007.07a
• /
• pp.503-505
• /
• 2007

효율적인 LCD Backlight 구동 시스템 설계를 위해서는 CCFL에 대한 전기적 특성 파악이 중요하지만 디스플레이의 대형화에 따라 LCD Backlight 램프는 길어지고 비선형 특성으로 인해 특성 표현이 곤란하여 회로 설계시 간략화된 등가 모델을 사용하게 되어 실제 인버터 제작과정에서 많은 시행착오를 거치게 한다. 회로 설계시 수식모델 적용을 위한 CCFL의 모델이 필요하며, 이러한 모델은 인버터를 효율적으로 설계할 수 있게 하므로서 설계에 필요한 시간과 자원 절감을 가능하게 한다. 본 논문에서는 42인치 LCD 구동인버터 설계에 필요한 CCFL의 수식 모델링을 IsSpice를 이용하여 구현하였으며, 회로 시뮬레이션과 실험을 통하여 모델의 타당성을 검증하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.9
• /
• pp.78-85
• /
• 2000

A new analytical VLSI interconnect delay model is presented and its accuracy is experimentally verified. In the model, the transmission line parameter variations due to skin effect, proximity effect, and silicon substrate effect are taken into account. That is, the circuit model of the interconnect line that includes these effects is newly developed and analyzed. For the model verification, test patterns combined the coplanar structure with microstrip were designed by using 0.35${\mu}m$ CMOS process technology. It is shown that the accuracy of the model is less than about 10% error.

• Proceedings of the IEEK Conference
• /
• 2003.07b
• /
• pp.971-974
• /
• 2003

본 논문은 DI(delay insensitive) 지연 모델을 적용한 비동기 회로의 데이터 전송시 발생되는 신호 천이의 수를 감소시키기 위한 새로운 데이터 인코딩 기법과 신호 천이 방법을 제시한다. DI 지연 모델을 적용한 비동기 시스템은 배선 지연에 관계없이 동작이 필요한 모듈에만 데이터와 핸드쉐이크를 위한 이벤트 신호를 전송하는 장점을 갖는다. 그러나 신호의 유효성과 동작 완료 검출을 위해 듀얼레일 데이터 인코딩이 필요하며 이는 비동기 회로의 크기를 증가시키고 이로 인해 전력 소비가 증가한다. 전력 소비를 감소시키기 위해 신호 천이의 수를 줄여야 하며, 본 논문에서는 제안한 신호 천이 기법을 적용하여 실험적으로 약 21%의 전력 소비 감소 결과를 얻었다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2000.11a
• /
• pp.263-266
• /
• 2000

본 논문에서는 복잡한 카오스 신호를 발생시키는 HVPM(hyperchaotic volume preserving maps) 모델과 HVPM 모델의 구현회로를 제안한다. 랜덤한 카오스 신호를 발생시키기 위하여 3차원 이산시간(discrete-time) 연산과 비선형 사상(maps)으로 모듈러(modulus) 함수를 이용하여 하이퍼카오스 신호를 발생시킨다. 그리고 HVPM 모델은 여러 가지 시스템 파라미터들을 변화시키면 다양한 카오스 신호를 발생시킬 수 있으며, 출력되는 카오스 신호는 비주기성을 갖게 된다. 이러한 특징을 갖는 HVPM 모델의 회로 구현을 위하여 2단 N형의 함수를 CMOS와 선형 연산증폭기 및 비교기를 이용하여 보드상에서 구현하여, 다양한 하이퍼카오스 신호를 확인할 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.39 no.2
• /
• pp.146-156
• /
• 2002

In this paper, a new virtual-straight line parameter determination methodology and fast time domain simulation technique for non-uniform interconnects are presented and verified. Time domain signal response of interconnects circuit considering the characteristic of non-linear transistor is performed by using model order reduction method. Since model order reduction method is peformed by using per unit length parameters, virtual- straight line parameters for non-uniform interconnects are determined. Its method is integrated into Berkeley SPICE and shown that time domain signal responses using proposed method have a good agreement with the results of conventional circuit simulator HSPICE. The proposed method can be efficiently employed in the high-performance VLSI circuit design since it can provide a fast and accurate time domain signal response of complicated multi - layer interconnects.

• Journal of the Korean Society for Railway
• /
• v.13 no.4
• /
• pp.404-411
• /
• 2010

Authors conducted a deduction and characteristic calculation of the some parameters using a magnetic equivalent circuit method to verify a basic design result of a rotary-typed small-scaled linear induction motor for a railway transit. In a LIM, it is possible to express the parameters of the magnetic equivalent circuit into a function of the shape of the secondary aluminium plate and the airgap between the LIM primary core and the secondary aluminium plate. It means that the LIM properties can be changed considerably by the shape of the secondary aluminium plate and the airgap between the LIM primary core and the secondary aluminium plate. So, authors analyzed a tendency of changes of the magnetic equivalent circuit parameters and the LIM characteristics by changing of the airgap, the thickness of the secondary aluminium plate and the overhang length and shape of a rotary-typed small-scaled LIM, and accomplished a basic research to develop a real-scaled LIM for a railway transit.

• Journal of Korea Society of Industrial Information Systems
• /
• v.7 no.5
• /
• pp.147-153
• /
• 2002

In this paper, a substrate network model to be used with BSIM3 MOSFET model for submicron MOSFETs in giga hertz frequencies and its direct parameter extraction with physically meaningful values are proposed. The proposed substrate network model includes a conventional resistance and single inductance originated from ring-type substrate contacts around active devices. Model parameters are extracted from S-parameter data measured from common-bulk configured MOS transistors with floating gate and use where needed without any optimization process. The proposed modeling technique has been applied to various-sized MOS transistors. The substrate model has been validated for frequency up to 300Hz.