• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.308-308
• /
• 2013

본 연구에 염료감응형 태양전지(Dye Sensitized Solar Cells; DSSCs)의 광전변환효율을 높이기 위해 작업전극에 새로운 구조의 광투과층 및 산란층을 도입하였다. DSSCs 작업전극의 빛을 투과시키는 투과층에 크기가 10 nm 이하의 nanoparticle $TiO_2$를 적용하고, 투과된 빛이 산란되어 많은 전자가 여기 될 수 있도록 기존의 큰 입자 사이즈였던 산란층을 이용하는 대신 $TiO_2$ nanorod 및 nanotube 형태의 구조를 도입하여 기존의 작업전극과 비교하였다. 산란층에서 방향성을 가지는 rutile 상의 $TiO_2$는 저온에서 안정적인 anatase 상의 $TiO_2$보다 화학적으로 안정하며, 높은 산란율을 가지고, 광에 의해 여기된 전자를 직접적으로 집전전극에 전달해 줌으로서 소자의 효율을 증가시킨다고 보고되고 있다. Rutile 상의 $TiO_2$ 층 제작 시 수열합성법을 이용하면 nanorod 모양의 $TiO_2$층을 형성할 수 있고, 이와 같은 방법으로 성장시킨 산란층에 전기영동법의 식각 효과를 사용하면 nanotube 모양의 $TiO_2$층을 성장시킬 수 있어 산란효과의 극대화 및 전극의 표면적을 넓히는 장점이 있다. 각각의 방법을 이용하여 만든 구조 위에 입자 크기 10 nm의 $TiO_2$를 Dr blade 방법으로 도포하여 double layer (산란층+흡수층)로 구성된 작업 전극을 이용한 DSSCs를 제작한 후 I-V curve와 EIS (Electrochemical Impedance Spectroscopy)를 측정하여 효율 및 전기화학적 특성을 분석하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.36.2-36.2
• /
• 2011

최근 나노기술의 비약적인 발전을 바탕으로 그 동안 구현이 쉽지 않았던 마이크로-나노 단위의 생체모사(biomimetics) 기술이 큰 각광을 받고 있다. 그 중에서도 특히 연잎 효과(lotus-effect)로 대표되는 접촉각 $150^{\circ}$ 이상의 초소수성(superhydrophobicity) 표면 구현은 생물, 화학, 물질 등의 다양한 분야에 있어 큰 사용가치를 가지기 때문에 연구가 전세계적으로 활발히 진행되고 있다. 초소수성을 가지는 표면을 구현하기 위해서는 표면의 화학적인 조성을 변화시켜 표면의 거칠기를 증대시키는 방법과 표면에너지를 낮추는 방법으로 구분될 수 있으며, 이를 위해 표면에 나노구조체를 형성시켜 표면 거칠기를 증대시키는 방법과 silane 계열의 자가-형성 단일막(Self-assembled monolayer)을 코팅하여 표면에너지를 낮추는 방법이 사용되어 왔다. 그러나 표면에 나노구조체를 형성시키는 과정에서 비싼 공정 비용이 발생하며, 대면적 구현이 쉽지 않다는 단점이 있으며, silane 계열의 자가-형성 단일막의 경우에는 제거가 쉽지 않아 추후 다양한 소자에의 적용이 어렵다는 단점을 가지고 있다. 본 연구에서는 무전해 식각법(Aqueous Electroless Etching)을 이용하여 대면적으로 합성시킨 실리콘 나노와이어의 표면 산소 흡착 처리를 통해 $156^{\circ}$ 이상의 초소수성 표면을 구현하였다. 액상 기반으로 형성된 실리콘 나노와이어의 표면은 열처리 공정을 통해 OH-기에서 O-기로 치환되어 낮은 표면에너지를 가지게 되며, 낮아진 표면에너지와 산화과정에서 증대된 표면 거칠기를 통해 Wenzel-state의 초소수성 표면 성질을 보였다. 변화된 나노와이어의 표면 거칠기는 주사전자현미경 (FE-SEM)과 주사투과현미경 (HR-TEM)을 통해 관찰되었다. 또한, 나노와이어의 길이와 열처리 공정 조건에 따라 나노와이어의 표면을 접촉각 $0^{\circ}$의 초친수성(superhydrophilicity) 특성부터 접촉각 $150^{\circ}$ 이상의 초소수성 특성까지 변화시킬 수 있었으며, 나노와이어의 길이에 따라 표면 난반사율을 조절하여 90% 이상의 매우 높은 흡수율을 가지는 나노와이어 표면을 구현할 수 있었다. 이러한 산소 흡착법을 이용한 초소수성 표면 구현은 기존 자가-형성 단일막 코팅을 이용한 방법에 비해 소자 제작 및 활용에 있어 매우 유리하며, 바이오칩, 수광소자 등의 다양한 응용 분야에 적용 가능할 것으로 예상된다.

• 공업화학
• /
• 제10권8호
• /
• pp.1114-1118
• /
• 1999

플라즈마 디스플레이 패널(PDP)의 격벽(barrier rib)은 일정한 선폭과 높이를 가져 균일한 방전 공간을 제공하고, 인접한 셀 간의 전기적, 광학적 혼선(crosstalk)을 방지하기 위해 PDP의 하부 유리 기판 패널에 들어가는 구조물이다. 본 연구에서는 사진식각(photolithography)법으로 격벽을 형성하는데 필요한 감광성 격벽 페이스트가 제조되었다. 페이스트는 바인더 고분자인 에틸셀룰로오즈를 BC/BCA = 30/70 wt %인 혼합 용매에 15 wt %로 용해한 다음 관능성 단량체로서TPGDA/PETA = 50/50 wt % 혼합물, 광개시제로서 Irgacur 651 및 격벽 분말을 도입한 다음 전체를 균일하게 분산시켜 제조하였다. 감광성 격벽 페이스트의 각 성분, 조성 및 공정을 최적화하여 소성 후 높이 약 $100{\mu}m$ 에 이르는 PDP용 격벽을 고해상도로 사진식각법으로 얻을 수 있었다.

• 한국결정성장학회지
• /
• 제24권6호
• /
• pp.268-273
• /
• 2014

$Y_2O_3$ 세라믹 소결체를 제작하기 위해, $Y_2O_3$ 분말을 분산한 상태에서 슬러리에 pH 조절제인 NaOH를 첨가하였으며 결합제로는 PVA, 가소제로는 PEG를 첨가하여 열분무 건조 공정을 거쳐 $Y_2O_3$ 과립형 분말을 제조하였다. ${\phi}14mm$ 크기의 $Y_2O_3$ 세라믹 성형체를 성형하고, $1650^{\circ}C$의 온도에서 소결하여 $Y_2O_3$ 세라믹 소결체를 제작하였다. $Y_2O_3$ 소결체의 미세구조, 밀도 및 내플라즈마 특성이 성형압력 및 소결시간에 따라 분석되었다. $Y_2O_3$ 소결체는 $CHF_3/O_2/Ar$ 플라즈마에 노출시켜, $Ar^+$ 이온빔에 의한 물리적반응 식각과 $CHF_3$로부터 분해된, $F^-$ 이온에 의한 화학적반응 식각에 의한 건식 식각 처리가 이루어졌다. 본 연구에서 $Y_2O_3$ 소결체 소결시간의 증가에 따라, 비교적 높은 밀도를 나타내었으며, 내플라즈마 특성이 향상되는 것으로 나타났다.

• 센서학회지
• /
• 제25권4호
• /
• pp.275-279
• /
• 2016

Chemical vapor deposited (CVD) polycrystalline graphene is widely used for various sensor application because of its extremely large surface-to-volume ratio. The electrical properties of CVD-graphene is significantly affected by the grain size and boundaries (GGBs), but evaluation of GGB of continuous monolayer graphene is difficult. Although several evaluation methods such as tunneling electron microscopy, confocal Raman, UV/ozone-oxidation are typically used, they still have issues in evaluation efficiency and accuracy. In this paper, we suggest an improved evaluation method for precise and simple GGB evaluation which is based on UV/ozone-oxidation and chemical etching process. Using this method, we could observe clear GGBs of CVD-graphene layers grown by different process conditions and statistically evaluate average grain sizes varying from $1.69{\sim}4.43{\mu}m$. This evaluation method can be used for analyzing the correlation between the electrical properties and grain size of CVD-graphene, which is essential for the development of graphene-based sensor devices.

• 한국재료학회지
• /
• 제7권1호
• /
• pp.8-14
• /
• 1997

DLC막은 여러가지 기술적인 응용에 매우 기대된느 재료이다. 탄화수소 가스의 플라즈마 분해에 의해 증착되는 DLC 막은 높은 경도, 화학적 안정성, 높은 전기 저항성, 적외선 영역의 투과성 등의 여러가지 우수한 성질을 지니고 있다. 그러나 이들막은 높은 내부응력으로 인하여 실제 응용에 상당한 제약을 받고 있다. 본 연구에서는 rf PECVD 법에 의해 합성된 다이아몬드상 탄소막을 보조가스 첨가에 따른 영향에 대하여 조사하였다. 수소가스를 첨가하여 합성된 DLC막의 잔류응력 거동은 낮은 이온 에너지 (V$_{b}$ $P^{1}$2/-20Volt/m Torr)에서 최대 잔류응력이 발생되지만, 질소 가스를 첨가시키면 높은 이온(V$_{b}$ P$_{1}$2/->70Volt/m Torr)에너지 영역에서 잔류응력의 감소가 나타났다. 수소 량이 증가하면 ion bombardment와 식각 작용을 하고, 질소의 경우 막의 표면 스퍼터링 현상이 발생되었다. 보조가스 첨가에 따라 S$P^{3}$net work구조의 생성과 소멸의 결합 구조를 형성하여, 보조가스 첨가는 DLC막의 잔류응력 거동에 영향을 미치는 것을 알 수 있었다. 이온 에너지에 따른막의 비저항은 막 합성 공정 조건에 관계없이 $10^{6}$-$10^{7}$ Ωm 의 범위에서 분포하고 있는 것으로 조사되었다. 이는 메탄가스(rf PECVD)로 합성된 DLC막의 비저항과 거의 일치하는 것으로 나타났다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 C
• /
• pp.1369-1371
• /
• 2001

This paper describes on thinning SDB SOI substrates by SDB technology and Electro-chemical etch-stop. The surface of the fabricated SDB SOI substrates is more uniform than that grinding or polishing by mechanical method, and this process is possible to accurate SOI thickness control. During Electrochemical etch-stop, leakage current versus voltage curves were measured for analysis of the open current potential (OCP) point and the passivation potential (PP) poin and determinated to anodic passivation potential. The surface roughness and selectively controlled thickness of the fabricated SOI substrates were analyzed by using AFM and SEM, respectively.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 C
• /
• pp.1890-1892
• /
• 2001

This paper described on the fabrication of microstructures by DRIE(Deep Reactive Ion Etching). SOI(Si-on-insulator) electric devices with buried cavities are fabricated by SDB technology and electrochemical etch-stop. The cavity was fabricated the upper handling wafer by Si anisotropic etch technique. SDB process was performed to seal the fabricated cavity under vacuum condition at -750 mm Hg. In the SDB process, captured air and moisture inside of the cavities were removed by making channels towards outside. After annealing(1000$^{\circ}C$, 60 min.), the SDB SOI structure was thinned by electrochemical etch-stop. Finally, it was fabricated microstructures by DRIE as well as a accurate thickness control and a good flatness.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 영호남학술대회 논문집
• /
• pp.301-306
• /
• 2000

This paper describes on the fabrication of a SOI substrate by SDB technology and electrochemical etch-stop. The surface of the thinned SDB SOI substrate is more uniform than that of grinding or polishing by mechanical method, and this process was found to be a very accurate method for SOI thickness control. During electrochemical etch-stop, leakage current versus voltage curves were measured for analysis of the open current potential(OCP) point, the passivation potential(PP) point and anodic passivation potential. The surface roughness and the controlled thickness selectivity of the fabricated a SDB SOI substrate were evaluated by using AFM and SEM, respectively.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 춘계학술대회 논문집 반도체 재료 센서 박막재료 전자세라믹스
• /
• pp.121-124
• /
• 2004

The research on the porous silicon having low wafer stress during the oxidation process in IPOS(Isolation by Porous Oxidized Silicon) were carried out. Fine pores with less than 100A of diameter were found in the porous silicon which from p-type Si by electrochemical etching. In this study, it is possible to make the porous silicon with 59% of porosity.