• 제목/요약/키워드: 형성 시간지연

검색결과 210건 처리시간 0.034초

A Processor Allocation Strategy for Star Graph Multiprocessor Systems (스타그래프 다중처리시스템을 위한 프로세서 할당방법)

  • 이원주;권소라;전창호
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (1)
    • /
    • pp.334-336
    • /
    • 2002
  • 본 논문에서는 스타그래프 다중처리시스템을 위한 새로운 프로세서 할당방범을 제안한다. 기존의 할당방법은 프로세서 단편화로 인해 작업을 처리할 서브스타를 형성하지 못하면 프로세서 할당이 지연되는 문제점이 있었다. 이러한 할당 지연은 작업의 대기시간을 증가시키고 시스템의 성능 향상을 제한한다. 본 논문에서 제안하는 할당방법은 프로세서 할당 지연이 발생하면 동적할당테이블을 사용하여 단편화된 프로세서의 주소론 재생성한다. 새로운 주소의 프로세서들로 가용 서브스타를 형성하여 할당함으로써 작업의 대기시간을 줄이고 프로세서 단편화를 최소화한다.

  • PDF

A Loop Shaping Method of PID Controller for Time delay Systems (시간 지연이 있는 시스템에서의 PID 제어기 설계를 위한 루프 형성 기법)

  • Yun Seong o;Suh Byung suhl
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • 제29권10C호
    • /
    • pp.1370-1377
    • /
    • 2004
  • Optimal control gain for time-delay systems is made by an optimal control gain for delay-free systems multiplied by a state transition function for the delay time. The optimal control gain for delay-free systems is obtained by pushing two zeros of the PID controller closely to a larger pole of the second order plant. Thus the optimal tuning of PID controller for time-delay second order system is able to be obtained by calculation for the state transition function.

The Characteristics Parameter extract of ISL ( Intergrated Schottky Logic ) Transistor (ISL 트랜지스터의 특성 파라메터 추출)

  • 장창덕;이정석;이용재
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 한국전기전자재료학회 1998년도 추계학술대회 논문집
    • /
    • pp.5-8
    • /
    • 1998
  • 기존의 바이폴라 논리회로에서 신호변환시 베이스 영역의 소수 캐리어를 빨리 제거 하기 위해서, 베이스 부분의 매몰충을 줄여서 npn트랜지스터의 베이스와 에피충과 기판사이에 병합 pnp 트랜지스터를 생성한 트랜지스터와 게이트 당 전달 지연 시간을 측정하기 위한 링-발진기를 설계, 제작하였다. 게이트의 구조는 수직 npn 트랜지스터와 기판과 병합 pnp 트랜지스터이다. 소자 시뮬레이션의 자료를 얻기 위하여 수직 npn 트랜지스터와 병합 pnp 트랜지스터의 전류-전압 특성을 분석하여 특성 파라미터를 추출하였다. 결과로서 npn 트랜지스터의 에미터의 면적이 기존의 접합넓이에 비해서 상당히 적기 때문에 에미터에서 진성베이스로 유입되는 캐리어와 가장자리 부분으로 유입되는 캐리어가 상대적으로 많기 때문에 이 많은 양은 결국 베이스의 전류가 많이 형성되며, 또 콜렉터의 매몰층이 거의 반으로 줄었기 때문에 콜렉터 전류가 적게 형성되어 이득이 낮아진다. 병합 pnp 트랜지스터는 베이스폭이 크고 농도 분포에서 에미터의 농도와 베이스의 농도 차이가 적기 때문에 전류 이득이 낮아졌다. 게이트를 연결하여 링-발진기를 제작하여 측정한 AC특성의 출력은 정현파로 논리전압의 진폭은 200mV, 최소 전달 지연시간은 211nS이며, 게이트당 최소 전달지연 시간은 7.26nS의 개선된 속도 특성을 얻었다.

  • PDF

Digital Beamforming in the Frequency Domain (주파수 영역 빔 형성에 관한 연구)

  • 박성범
    • Proceedings of the Acoustical Society of Korea Conference
    • /
    • 한국음향학회 1996년도 제11회 수중음향학 학술발표회 논문집 11th Underwater Acoustics Symposium Proceedings
    • /
    • pp.13-17
    • /
    • 1996
  • 다수의 신호를 동시에 사용하는 경우에 나타나는 광대역 신호나 센서의 수와 형성하고자 하는 빔의 수가 많은 경우를 다루기 위해서는 주파수 영역 기법이 필요하다. FFT를 사용하는 낮은 샘플링 주파수에서도 시간 영역에서의 보간 방법보다 빠르게 정확한 시간 지연을 줄 수 있어 코히어런트 신호처리가 가능하다. 또한 특정 센서가 불량인 경우 보정이 상대적으로 용이하다는 장점을 가진다. 여러 가지 주파수 영역 빔형성 기법 중 계산량과 저장 용량면으로 효율적인 방법은 CZT와 FIR interpolation 방법이다. 또한, 공액 빔을 형성할 경우에는 Goertzel의 알고리듬을 이용하는 방법도 효율적이다.

  • PDF

A Processor Allocation Scheme Using Task Relocation (태스크 재배치를 이용한 프로세서 할당방법)

  • Lee, Won-Joo;Jeon, Chang-Ho
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 한국정보처리학회 2003년도 춘계학술발표논문집 (상)
    • /
    • pp.125-128
    • /
    • 2003
  • 본 논문에서는 메쉬 구조 다중컴퓨터 시스템을 위한 새로운 서브메쉬 할당방법을 제안한다. 이 할당방법의 특징을 외적단편화로 인한 할당지연을 최소화하여 태스크 대기시간을 단축하는 것이다. 2차원 메쉬 구조에서는 할당 서브메쉬에 의해 상하, 좌우로 양분되는 프로세서 단편들을 연결하여 더 큰 가용 서브메쉬를 형성할 수 없는 구조적인 한계 때문에 외적단편화로 인한 서브메쉬의 할당지연이 발생한다. 이러한 할당지연은 태스크의 대기시간을 증가시키기 때문에 시스템의 성능을 저하시킨다. 따라서 본 논문에서는 외적단편화로 인해 서브메쉬의 할당지연이 발생하면 할당서브메쉬에서 수행중인 태스크들을 다른 가용 서브메쉬에 재배치하고 프로세서 단편들을 통합하여 할당함으로써 태스크의 대기시간을 줄인다. 시뮬레이션을 통하여 제안한 할당방법이 태스크의 대기시간을 줄이는 면에서 기존의 할당방법들 보다 우수함을 보인다.

  • PDF

키토산의 고형분산체에의한 약물전달체계의 개발

  • 김태호;이승진;김길수;서성훈;김동현
    • Proceedings of the Korean Society of Applied Pharmacology
    • /
    • 한국응용약물학회 1994년도 춘계학술대회 and 제3회 신약개발 연구발표회
    • /
    • pp.344-344
    • /
    • 1994
  • 모델약물로 acetaminophen을 사용하여 우리나라에 자원이 풍부한 키토산을 약물전달체계에 응용하려고 시도하였다. 키토산 분산체는 단순혼합물과는 다른 형태였으며 용출지연을 나타냈다. 요출거동의 차이는 약물의 물성보다는 polycation인 키토산의 막형성능과 pH에 좌우되었으며 polyanion인 polyacrvlate을 첨가한경우는 막형성능은 저조했으나 겔형성이 뛰어나 키토산 단독보다 용출이 지연되었다 키토산의 아미노기와 shiff's base를 형성하는 수종의 aldellyde는 키토산분산막과 chitosan-polyacrylate분산막을 강하게 경화시켜 용출을 저하시켰다. 특히 가교제의 농도와 양, 막과 반응하는 시간과 방법에 따라 막의 물리적특성 및 용출거동이 큰영향을 받았다.

  • PDF

Compensation Algorithm of Beamforming Error for Wideband Conformal Array Antenna (광대역 컨포멀 위상 배열 안테나의 빔형성 열화 보상 알고리즘)

  • Yoon, Ho-Joon;Lee, Kang-In;Nam, Sang-Wook;Chung, Young-Seek;Yoon, Young-Joong
    • The Journal of Korean Institute of Electromagnetic Engineering and Science
    • /
    • 제28권6호
    • /
    • pp.478-486
    • /
    • 2017
  • In this paper, we propose an algorithm for the wideband beamforming in a conformal phased array antenna by compensating the errors. For the wideband beamforming, we used the True Time Delay(TTD), which was fabricated on the RF circuit board to obtain long delay lines. Beamforming errors in the conformal array antenna are the mutual coupling between the array elements, the dispersive error in the TTD circuit, and the quantization error by the digital control. We apply the compensation algorithm to the conformal phased array antenna of wideband 2~4 GHz, and verify the usefulness by comparing the results with the experiment results.

Layout-Aware Synthesis of Arithmetic Circuits (최종 배선을 고려한 연산 회로 합성)

  • 엄준형;김태환
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
    • /
    • pp.664-666
    • /
    • 2002
  • 현대의 Deep-Sumicron Technology(DSM)에서 배선은 논리 구성 요소들보다 더욱 중요한 위치를 차지 하게 되었다. 최근에, [2]는 연산 회로를 합성하기 위해 비트 단위의 최적 지연시간의 partial product reduction tree(PPRT)를 생성하는 방법을 제시하였고, 이는 현재의 최적 지연시간을 갖는 회로를 능가한다. 그러나, [2]를 포함하는 기존의 합성방법에서는, 합성의 복잡함이나, 배선에서 발생하는 여러가지 예상치 못하는 문제등으로 인하여 최종 배선을 고려하지 못하는 회로를 생성하며, 이는 길고 복잡하며, 특정한 부분에 밀집 되어 있는 배선을 형성하는 결과를 낳게 된다. 이러한 제한점을 극복하기 위하여, 우리는 carry-save-adder(CSA)를 이용한 새로운 모듈 함성 알고리즘을 제시한다. 이는 단지 상위 단계에서의 회로의 지연시간만을 고려한 알고리즘이 아니라, 이후의 배선을 고려하여 최종 배선에서 규칙적인 배선 토폴로지를 생성한다.

  • PDF

The Electrical Characteristics of ISL ( Intergrated Schottky Logic ) Transistor (ISL 트랜지스터의 전기적 특성)

  • 장창덕;이정석;이용재
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 한국해양정보통신학회 1998년도 추계종합학술대회
    • /
    • pp.151-154
    • /
    • 1998
  • 기존의 바이폴라 논리회로에서 신호변환시 베이스 영역의 소수 캐리어를 빨리 제거하기 위해서, 베이스 부분의 매몰층을 줄여서 npn트랜지스터의 베이스와 에피층과 기판사이에 병합 pnp 트랜지스터를 생성한 트랜지스터와 게이트 당 전달 지연 시간을 측정하기 위한 링-발진기를 설계, 제작하였다. 게이트의 구조는 수직 npn 트랜지스터와 기판과 병합 pnp 트랜지스터이다. 결과로서 npn 트랜지스터의 에미터의 면적이 기존의 접합넓이에 비해서 상당히 적기 때문에 에미터에서 진성베이스로 유입되는 캐리어와 가장자리 부분으로 유입되는 캐리어가 상대적으로 많기 때문에 이 많은 양은 결국 베이스의 전류가 많이 헝성되며, 또 콜렉터의 매몰층이 거의 반으로 줄었기 때문에 콜렉터 전류가 적게 형성되어 이득이 낮아진다. 병합 pnp 트랜지스터는 베이스폭이 크고 농도 분포에서 에미터의 농도와 베이스의 농도 차이가 적기 때문에 전류 이득이 낮아졌다. 게이트를 연결하여 링-발진기를 제작하여 측정한 AC특성의 출력은 정현파로 논리전압의 진폭은 200mV, 최소 전달 지연시간은 211nS이며, 게이트당 최소 전달지연 시간은 7.26nS의 개선된 속도 특성을 얻었다.

  • PDF

Signal Parameter Estimation via Transfer Matrix Analysis (전달 행렬 분석에 의한 신호변수 추정 기법 연구)

  • 조운현
    • The Journal of the Acoustical Society of Korea
    • /
    • 제17권4호
    • /
    • pp.82-87
    • /
    • 1998
  • 여러 음원들에 의해 형성된 파동장내에서 각 신호음의 주파수 특성과 시간 지연 (time delay)을 추정할 수 있는 알고리즘을 개발하였다. 이 알고리즘의 관련 수식은 두 개의 상호 간섭하는 신호가 입사하고 여기에 주변 환경에 의한 랜덤 잡음이 첨가된다고 가정하여 유도되었으며 두 개 이상의 신호음이 있는 상황에 대해 확장이 가능하다. 본 논문에서 시간 지연이 일정한 수신 신호 영역에 등간격으로 놓여진 수신기로부터 각 센서에 수신된 신호의 스펙트럼은 M개의 센서에 대해 K개의 음원 스펙트럼과 K개의 조정 벡터(steering vector) 의 선형 조합(linear combination)으로 주파수에서 모델된다. 각 음원의 주파수 특성과 음원 으로 들어오는 신호의 입사각을 결정하기 위하여 본 알고리즘은 전달 행렬(transfer matrix) 을 계산하고 그 전달 행렬의 고유값(eigenvalue)과 고유벡터(eigenvector)를 분석한다. 이 고 유값들은 복소수이며 그 크기는 진폭 변환 계수를 결정한다. 위상은 수신기의 간격으로부터 시간 지연을 결정하는 기울기를 갖는 주파수의 선형 함수이다. 전달 행렬에의 입력 자료들 은 동일 간격 소자간의 cross-power spectra이다.

  • PDF