• Information and Communications Magazine
• /
• v.31 no.6
• /
• pp.32-38
• /
• 2014

소프트웨어기반의 네트워크 미들박스 시스템은 특정 하드웨어의 종속성을 탈피하고, 다양한 여러 기능을 유연하게 제공할 수 있는 장점이 있어 최근 큰 각광을 받고 있다. 더욱이 최근 멀티코어 및 매니코어 프로세서의 발전 및 큰 대역폭을 지원하는 네트워크 카드의 등장은 저렴한 범용 컴퓨팅 하드웨어 기반에서도 높은 성능의 미들박스 서비스를 소프트웨어만으로 쉽게 제공할 수 있는 가능성을 보여주고 있다. 하지만 기존의 소프트웨어기반 네트워크 미들박스 시스템 개발에서 쓰이는 네트워킹 소프트웨어 스택은 여러 미들박스 서비스를 쉽게 만들고 유지하기에 불편한 점이 많이 있다. 첫째로, 리눅스(Linux)와 같은 범용 운영체제는 버클리 소켓(Berkeley socket)과 같이 엔드 노드를 위한 네트워킹 스택을 지원하는 반면 네트워크 미들박스 서비스 제작을 위한 전용 스택은 지원하지 않고 있다. 이로 인해 미들박스에서 많이 쓰는 플로 관리 같은 기능을 IP 패킷처리부터 새로 구현해야 하는 부담이 생긴다. 두번째로, 전용 스택의 부재는 같은 기능을 갖는 여러 미들박스 서비스가 공존할 때에도 그 구현을 공유하지 못하는 문제를 만들어 낸다. 또, 여러 미들박스 서비스가 하나의 물리적 하드웨어 위에서 수행될 경우에도 인터페이스가 일정하지 않아 같은 연산을 중복 수행해 자원 낭비를 초래한다. 본 논문에서는 차세대 소프트웨어기반 미들박스 서비스 설계 및 제작을 용이하게 하기 위한 전용 소프트웨어 스택의 필요성을 알아보고, 이런 전용 스택이 만들어 낼 수 있는 여러 가능성을 짚어본다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.421-422
• /
• 2020

Hardware In-the-Loop simulation(HIL)은 실제 하드웨어 시스템을 실시간 모사할 수 있는 시뮬레이션 장비로 연구 및 개발 기간의 단축, 비용저감 등의 장점을 앞세워 다양한 전력전자 분야에 사용되고 있다. 실제 하드웨어를 그대로 모사하는 것이 HIL의 목적이기 때문에 HIL 장비는 검증의 실시간성과 출력된 결과의 정확성이 무엇보다도 중요하다고 할 수 있다. 하지만 코어간의 데이터를 주고받는 과정에서 HIL의 연산 속도 및 정확성을 저해하는 요인들이 발생하게 된다. 본 연구에서는 HIL 장비를 이용해 복잡한 시스템을 구현함에 있어서 연산속도 및 정확성을 저해하는 요인들을 찾아내고 이를 해결하기 위한 방법을 제안한다. 제안된 연산속도 개선 및 정확성 개선 방법의 타당성은 프로세서의 연산 속도 변화량, HIL 및 시험 결과 파형의 비교 분석을 통해 검증되었다.

• KIISE Transactions on Computing Practices
• /
• v.23 no.8
• /
• pp.459-465
• /
• 2017

Although the performance of computer hardware is increasing due to the development of manycore technologies, software lacking a proportional increase in throughput. Functional languages can be a viable alternative to improve the performance of parallel programs since such languages have an inherent parallelism in evaluating pure expressions without side-effects. Specifically, Haskell is notably popular for parallel programming because it provides easy-to-use parallel constructs based on monads. However, the scalability of parallel programs in Haskell tends to fluctuate as the number of cores increases, and the garbage collector is suspected to be the source of this fluctuations because it affects both the space and the time needed to execute the programs. This paper uses the tuning tool, GC-Tune, to improve the scalability of the performance. Our experiment was conducted with a parallel plagiarism detection program, and the scalability improved. Specifically, the fluctuation range of the speedup was narrowed down by 39% compared to the original execution of the program without any tuning.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.18 no.10
• /
• pp.1433-1443
• /
• 1993

DCT(Discrete Cosine Transform) / IDCT(Inverse DCT) is widely used in various image compression and decompression systems as well as in DSP(Digital Signal Processing) applications. Since DCT/ IDCT is one of the most complicated part of the compression system, the performance of the system can be greatly enchanced by improving the speed of DCT/IDCT operation. In this thesis, we designed a DCT/IDCT core processor using module generator technique. By utilizing the partial sum and DA(Distributed Arithmetic) techniques, the DCT/ IDCT core processor is designed within small area. It is also designed to perform the IDCT(Inverse DCT) operation with little additional circuitry. The pipeline structure of the core processor enables the high performance, and the high accuracy of the DCT/IDCT operation is obtained by having fewer rounding stages. The proposed design is independent of design rules, and the number of the input bits and the accuracy of the internal calculation coa be easily adjusted due to the module generator technique. The accuracy of the processor satisfies the specifications in CCITT recommendation H, 261.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.32 no.6B
• /
• pp.325-333
• /
• 2007

An OS requires the device driver to control hardware IPs at application level. Development of a device driver requires specific acknowledge for target hardware and OS. In this paper, we present a system which generates a device driver together with an interface circuit. In the proposed system, an efficient device driver is generated by selecting a basic device driver skeleton, a function module code, and a header file table from the pre-constructed library and an interface circuit is constructed such that the generated device driver operates correctly. The proposed system is evaluated by generating a TFT-LCD device driver on the ARM922T core with 3.5 inch Samsung TFT-LCD in ARM-Linux environment. Experiment result shows that the writing time on the LCD is decreased by 1.12% and the compiled code size is increased by 0.17% compared to the manually generated one. The automatically generated device driver has no performance degradation in the latency of hardware control at the application program level. The system development time can be reduced using the proposed device driver generation system.

• Journal of Advanced Navigation Technology
• /
• v.18 no.1
• /
• pp.22-28
• /
• 2014

This paper presents the design and development of ECU simulator in order to verify automatic firmware update system of ECU SW on the vehicle. We designed and developed general-proposed ECU simulator as devide into HW and SW parts. HWadopt 32bit MPU, CAN, LIN, LCD, and touch-pad button to satisfy general-proposed ECU level. And SW constructed as finite-state-machine structure in order to support HW spec. We developed ECU manager which deliveries update data to verify validity of operation. And we tested ECU simulator with ECU manager. For test of validity of ECU simulator, we set 4 scenarios between ECU simulator and manager. As the result, we confirmed validity of operation in ECU simulator for automatic SW update system.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06a
• /
• pp.403-405
• /
• 2012

접미사 트리는 문자열 압축, 텍스트 처리, 생물정보학 등 다양한 응용 분야에서 사용되는 인덱스 자료구조이다. 최근 64bit 하드웨어와 멀티코어 CPU가 보급됨에 따라 메모리상에서 병렬로 접미사 트리를 생성하는 알고리즘이 활발히 연구되고 있다. 본 논문에서는 McCreight의 선형시간 알고리즘과 Chen의 병렬 알고리즘을 기반으로 메모리상에서 접미사 트리를 병렬로 생성하는 구현 방법을 보였으며, TBB, Cilk Plus와 같은 병렬 프로그래밍 라이브러리를 이용하여 병렬 알고리즘을 구현하였다. 알고리즘 실험 결과 병렬로 수행한 알고리즘이 직렬로 수행한 결과보다 최대 4배 가량 성능 향상을 얻을 수 있었으며, 병렬 라이브러리를 사용함으로써 가지는 오버헤드는 극히 적은 것으로 나타났다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2003.05a
• /
• pp.233-236
• /
• 2003

In this paper, we implement embedded Linux intelligent controller for remote monitoring system. Embedded controller as the hard core is consisted of 32 bit CPU and is designed to have processing of real time monitoring and FFT. The prototype monitoring system can operate with world wide web in GUI environment by java. Detailed design and functional analysis for monitoring system are performed by systems approach.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.7 no.3
• /
• pp.526-531
• /
• 2003

In this paper, we implement embedded Linux intelligent controller and remote monitoring system for Bridge Diagnosis. Embedded controller as the hard core is consisted of 32 bit CPU and is designed to have processing of real time monitoring and FFT for Bridge Diagnosis. The prototype monitoring system can operate with world wide web in GUI environment by Java. Detailed design and functional analysis for monitoring system are performed by systems approach.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.355-357
• /
• 2003

최근 급속한 발전으로 인해 다양해지고 있는 무선 통신 기술들은 각자의 고유한 주파수, 채널 부호화 기법. 변복조 기법을 쓰는 경우가 많다. 이로 인해, 다양한 무선 통신 기술간의 비호환성 문제가 제기되고 있다. 이러한 문제를 해결하기 위한 기술이 SDR(Software Defined Radio)이다. SDR은 신호 처리(Signal Processing)를 소프트웨어적으로 구현하는 것이다. 이러한 SDR 기술은 하나의 하드웨어를 이용해서 설러 무선 통신 기술들을 이용할 수 있게 한다. 현재 대부분의 SDR의 연구는 재구성 가능한 하드웨어 로직과 코어 프레임워크인 SCA(Software Communication Architecture)로 초점이 맞추어지고 있다 하지만 SDR 시스템의 특성을 고려했을 때, 실시간성(Real-Time)과 유연성(Flexibility), 재구성(Reconfigurability)을 위한 기능을 추가하기 위해 이에 적합한 운영체제의 연구가 필요하다. 본 논문에서는 휴대 기기에서의 SDR 시스템에 대해 간략히 알아보고 이를 위한 운영체제의 요구사항을 설명하여 그에 적합한 운영체제의 구조와 재구성 기법을 설명한다.