• 대한전자공학회논문지
• /
• 제24권6호
• /
• pp.1040-1048
• /
• 1987

We propose a hardware architecture called Multiring which is applicable for various geometrical operations on rectilinear objects such as design rule checking in VLSI layout and many image processing operations including noise suppression and coutour extraction. It has both a fast execution speed and extremely high flexibility. The whole architecture is mainly divided into four parts` I/O between host and Multiring, ring memory, linear processor array and instruction decoder. Data transmission between host and Multiring is bit serial thereby reducing the bandwidth requirement for teh channel and the number of external pins, while each row data in the bit map stored in ring memory is processed in the corresponding processor in full parallelism. Each processor is simultaneously configured by the instruction decoder/controller to perform one of the 16 basic instructions such as Boolean (AND, OR, NOT, and Copy), geometrical(Expand and Shrink), and I/O operations each ring cycle, which gives Multiring maximal flexibility in terms of design rule change or the instruction set enhancement. Correct functional behavior of Multiring was confirmed by successfully running a software simulator having one-to-one structural correspondence to the Multiring hardware.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2000년도 추계학술발표논문집
• /
• pp.463-466
• /
• 2000

온라인 3D 컴퓨터 게임에서 크게 대두되는 두 가지 기술 분야는 3D 연출 기술과 온라인 기술이다. 3D 연출 기술은 3D 가속기의 출현으로 더욱 발전을 할 수 있었고, Microsoft사의 DirectX가 나옴으로써 다양한 하드웨어를 좀더 쉽게 제어할 수 있게 되어 게임 산업은 한층 더 발전하게 되었다. 그러나 DirectXrl반의 3D 기술을 응용하여 게임 엔진을 만드는데는 게임의 특징에 따라 엔진 구성이 크게 차이가 나기 때문에 최종 게임 엔진까지는 사용자가 직접 만들어야 하는 어려움이 있다. 본 연구에서는 DirectX를 이용해서 3D 온라인 기반의 게임을 제작할 수 있는 3D 엔진을 구현하였고 포트리스 3D 라는 3차원 온라인 슈팅 게임의 개발에 적용한 사례를 발표한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(D)
• /
• pp.24-27
• /
• 2011

최근 스마트 폰 등 모바일 기기의 폭발적인 성장에 의해 내장 프로세서인 ARM 프로세서 기반 기기들이 활발히 개발되어 사용되고 있다. 이에 따라 상대적으로 저성능, 저 전력화에 치중하였던 내장 프로세서도 고성능화를 위한 고속 동작 및 멀티코어 프로세서를 개발하여 사용하게 되었으며, 메모리 동작 속도 역시 빠르게 발전하고 있다. 특히 모바일 기기 등에 사용 되는 저전력 메모리인 LPDDR2 소자 등의 개발에 따라 빠른 동작 속도를 가지도록 개발되고 있다. 그러나 시스템 온 칩(SoC, System on Chip) 형태로 제작되는 ARM 프로세서 기반의 SoC는 다양한 하드웨어 가속기 등을 함께 내장하고 있고, 저 전력화를 위한 버스 구조 등에 의하여 온 칩 버스의 속도 향상이 고성능 범용 시스템에 비하여 낮은 수준이다. 본 연구에서는 이러한 점을 고려하여, 프로세서 코어와 메모리 소자의 동작 속도 향상에 의하여 얻을 수 있는 성능 향상과, 상대적으로 낮은 버스 동작 속도에 의하여 저하되는 성능의 정도를 분석하고 이를 극복하기 위한 방안을 검토하였다.

• 전자공학회논문지B
• /
• 제28B권9호
• /
• pp.712-718
• /
• 1991

In this paper, we propose a graphic system for high speed generation of bitmap font data from the outline font data such as PostScript, etc. In desk-top publishing system. A VLSI chip called KAFOG was designed for the high-speed calculation of a cubic Bezier curve, which was implemented in 1.5\ulcorner CMOS gate array using 17,000 gates. A cubic Bezier curve is approximated by a set of line segments in KAFOG at the throughput of 250K curves per second with the clock frequency of 40 MHz. A prototype graphic system was developed using two MC6800 microprocessors and the KAFOG chip. Two microprocessors cooperate in a master and slave mode, and handshaking is used for communication between two processors. KAFOG chip, being controlled by the slave processor, operates as a coprocessor for the calculation of the outline font. The throughput of the prototype graphic system is 40 64$\times$64 outline fonts per sencond.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 D
• /
• pp.2765-2767
• /
• 2001

인터넷 인구와 데이터량의 증가로 인해 초고속 정보인프라의 구축에도 불구하고 사용자들의 서비스에 대한 만족도는 여전히 충분하지 않다. 따라서 인터넷에서 고성능과 고가용성을 보장하는 것은 매우 중요한 이슈가 되고 있고, 이러한 욕구를 충족하기 위한 웹서버 가속기, 여분의 하드웨어, 로드 밸런싱, 동적 데이터의 효율적 관리 등과 같은 웹서비스의 많은 기법들이 활발히 연구되고 있다. 이러한 웹서비스 관련 인프라 기법들 중에서 리눅스 운영체제의 커널단에서 실행되면서 고성능 웹서비스를 할 수 있도록 구현한 TUX(Threaded IinUX) 웹서버의 분석을 통한 웹서버 성능 향상 방안에 대해 고찰하여 성능 및 안정성을 개선 할 수 있는 시스템 설계 및 구현 방안을 제시한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2015년도 추계학술발표대회
• /
• pp.780-783
• /
• 2015

MODBUS/TCP는 단순하며 기능이 다양해 산업제어시스템에서 높은 점유율로 사용되는 통신 프로토콜이다. 오랜 시간 많은 사용과 더불어 안전한 MODBUS/TCP를 위한 연구 또한 많이 이루어졌지만, 이는 공개키 적용, SSL과 같은 라이브러리 연동, SCTP와 연동한 Hybrid 형식 등이 대부분이다. hard real system에서 주로 사용되는 MODBUS/TCP는 무엇보다 정해진 timeout 시간 내에 통신이 이루어지도록 해야 한다. 따라서 앞서 말한 방법은 하드웨어 가속기, 충분한 메모리 요구량 등의 문제가 따른다. 본 논문은 hard real system의 산업제어시스템에서 요구하는 timeout 시간을 충족하며 안전한 통신을 제공하는 보안 적용 방안을 소개하며 실험의 결과를 통해 실질적으로 효과적인 대안임을 보이고자 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.639-642
• /
• 2009

고차원적인 멀티미디어 컨텐츠를 처리하는 그래픽 가속기를 설계함에 있어서 쉽고 정확한 하드웨어 검증 환경과 임베디드 장치에서의 성능 평가가 필요하다. 이를 해결하기 위해 시뮬레이션파형 분석을 통한 검증이 아니라 실제 연산된 그래픽 이미지를 확인할 수 있는 소프트웨어 래스터라이저를 설계하였다. 설계한 래스터라이저는 윈도우 기반의 환경에서 C언어를 이용하여 래스터화 각 단계 별로 함수로 구현하고 정점 데이터를 입력하여 결과를 검증하였다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.777-782
• /
• 2020

본 논문에서는 도플러 레이다와 음성 센서를 이용한 CNN 기반 HMI 시스템을 제안하고, 가속을 위한 하드웨어 설계 및 구현 결과를 제시한다. 단일 센서 모니터링의 한계를 극복하기 위해 제안된 HMI 시스템은 두 센서의 데이터를 융합 처리하여 분류 성능을 개선했다. 제안된 시스템은 다양한 노이즈 환경에서 단일 레이다 및 음성 센서 기반 분류기에 비해 3.5% 및 12% 향상된 성능을 나타냈다. 또한, CNN의 복잡한 연산부를 가속하기 위해 설계된 하드웨어를 FPGA 디바이스 상에서 구현 및 검증하였다. 성능 평가 결과, 제안된 HMI 가속 플랫폼은 단일 소프트웨어 기반 구조에 비해 연산 시간을 95% 단축 가능한 것을 확인하였다.

• 전자공학회논문지CI
• /
• 제44권5호
• /
• pp.12-19
• /
• 2007

본 논문에서는 ASIP(Application Specific Instruction-set Processor) 기반의 실시간 H.264/AVC 구현 가능한 VSIP(Video Specific Instruction-set Processor) 을 제안한다. 제안한 VSIP은 H.264/AVC의 화면 내 예측, 디블록킹 필터, 정수 변환 등 새로운 기능들을 효율적으로 지원하기 위한 전용의 하드웨어 구조와 명령어를 가지고 있다. 또한 화면 간 예측 및 엔트로피 코딩과 같이 연산량이 많은 부분은 하드웨어 가속기로 만들어 연산 처리 속도 및 효율을 높였다. VSIP은 H.264/AVC에 적합한 하드웨어 구조와 명령어를 통해 기존의 디지털 신호처리 프로세서보다 작은 크기를 가지며, 메모리 접근 횟수를 줄여 전력 소비를 감소시켰다. 제안한 VSIP을 이용하여 실시간 영상 신호처리를 할 수 있으며, 다양한 프로파일과 표준을 지원할 수 있다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.112-117
• /
• 2007

이 논문은 MPEG-2/4 Advanced Audio Coding(AAC), 돌비 AC-3, MPEG-2 Backward Compatible(BC) 등 오디오 압축 알고리즘을 효율적으로 구현할 수 있는 전용의 하드웨어를 가진 DSP 구조를 제안하며 제안된 전용의 하드웨어를 구동하기 위한 DSP 전용 명령어들을 제공한다. 제안된 구조는 효율적인 MDCT/IMDCT(Inverse Modified Discrete Cosine Transform), 허프만 복호 연산을 지원한다. 제안된 하드웨어 구조는 TMS320C62x, ASDSP21060 등 상용 DSP프로세서와 비교하여 매우 우수한 MDCT/IMDCT 연산 성능을 보인다. 또한 제안된 전용 허프만 복호 가속기는 1 사이클에 복호화 및 오퍼랜드 준비를 병렬 수행하여 고속 연산에 적합하다. 제안된 DPU(Data Processing Unit)는 Samsung SEC $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 107,860 게이트를 나타내며 150 MIPS 를 나타낸다.