• 제목/요약/키워드: 하드웨어의성능

검색결과 1,046건 처리시간 0.031초

연산복잡도가 적은 radix-26 FFT 프로세서 (Novel Radix-26 DF IFFT Processor with Low Computational Complexity)

  • 조경주
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권1호
    • /
    • pp.35-41
    • /
    • 2020
  • FFT(fast Fourier transform) 프로세서는 통신, 영상, 생체 신호처리와 같은 다양한 응용에 폭 넓게 사용된다. 특히, 고성능 저전력 FFT 연산은 OFDM 전송방식을 사용하는 통신시스템에서는 필수적이다. 본 논문에서는 연산복잡도가 적고 하드웨어 효율이 우수한 새로운 radix-26 FFT 알고리즘을 제안한다. 7차원 인덱스 매핑을 사용하여 회전인자를 분해하고 radix-26 FFT 알고리즘을 유도한다. 제안한 알고리즘은 기존 알고리즘과 비교하여 회전인자가 간단하고 복소 곱셈 수가 적어 회전인자를 저장하는 메모리 크기를 줄일 수 있다. 한 스테이지에서 회전인자의 계수가 적을 때 복소 곱셈기 대신 복소 상수곱셈기를 사용하면 복소곱셈을 효율적으로 처리할 수 있다. 복소 상수곱셈기는 CSD(canonic signed digit)과 CSE(common subexpression elimination) 알고리즘을 사용하여 보다 효율적으로 설계할 수 있다. 제안한 radix-26 알고리즘에서 필요한 복소 상수곱셈기를 CSD와 CSE를 이용하여 효율적으로 설계하는 방법을 제안한다. 제안한 방법의 성능을 평가하기 위해 SDF(single-path delay feedback) 구조를 사용하여 256 포인트 FFT를 설계하고 FPGA로 합성한 결과, 제안한 알고리즘은 기존 알고리즘 보다 약 10% 정도 하드웨어를 적게 사용하였다.

햅틱 인터렉션을 위한 공기촉감 제시장치의 개발 및 실험 - 손끝 부착 형 공기촉감 제시장치의 개발 및 심리 물리학적 실험 - (Design and Experiments of Pneumatic Tactile Display for Haptic Interaction)

  • 김영미;이안오클리;류제하
    • 한국HCI학회논문지
    • /
    • 제1권2호
    • /
    • pp.19-26
    • /
    • 2006
  • 가상환경 또는 실제 환경에서 정보를 제공하는 햅틱 인터페이스의 필요성이 점점 증가함에 따라 촉감을 제공하기 위한 다양한 햅틱 장치가 개발되었고 각 장치의 특성과 성능 평가를 위해 기초적인 정신(심리) 물리학적 연구가 수행 되고 있다. 본 논문에서는 여러 가지 햅틱 인터페이스 중 손가락 끝에 부착하는 형태의 새로운 공기 촉감 제시장치(PTI: Pneumatic Tactile Interface)를 제시하고 이 장치의 유용성을 입증하기 위해 localization rate, 시간 분해능, 길이 분해능, 강도의 세기 등의 심리 물리학적 실험(Psychophysical Experiment)의 수행 결과를 제시한다. 공기촉감 시스템은 50개의 출력까지 확장 가능한 공기촉감 하드웨어로 구성되어 있고 손가락 끝에 부착하는 형태로 구성하기 위해 $5{\times}5$의 배열의 디스플레이를 제작하였다. 16명의 피 실험자가 A, B 두 그룹으로 나뉘어 각각 2가지의 심리물리학 실험을 수행하였다. localization rate의 경우 9개의 다른 자극의 위치를 구별하기 위해 $3{\times}3$ 배열로 구성된 밀집된 디스플레이와 확장된 디스플레이로 측정을 수행하여 각각 58.13%, 85.9%의 localization rate를 얻을 수 있었다. 그리고 100번의 반복 실험을 통해 공기촉감제시장치의 길이 분해능을 얻을 수 있었고 자극 강도 실험의 경우, 실제의 강도가 세어짐에 따라 피 실험자들이 느끼는 강도의 척도도 증가하며, 강도가 약해지면 피 실험자들이 느끼는 강도 역시 거의 선형적으로 감소함을 알 수 있었다. 그러나 시간 분해능의 경우에는 시스템을 구성하는 밸브의 성능으로 인해 20ms 이하의 시간 분해능 측정은 제한되었다. 이러한 심리 물리학적 실험을 통하여 개발된 공기촉감 제시장치가 다양한 정보를 전달하는데 충분하다는 결론을 내릴 수 있으며, 향후 연구에서는 제안된 시스템을 사용하는 여러 가지 어플리케이션을 제시할 것이다.

  • PDF

선박안전 운항을 위한 이진 분할 알고리즘 기반 해상 객체 검출 하드웨어 가속기 설계 및 구현 (Design and Implementation of a Hardware Accelerator for Marine Object Detection based on a Binary Segmentation Algorithm for Ship Safety Navigation)

  • 이효찬;송현학;이성주;전호석;김효성;임태호
    • 한국정보통신학회논문지
    • /
    • 제24권10호
    • /
    • pp.1331-1340
    • /
    • 2020
  • 해상 객체 검출은 선장이 육안으로 해상 주변의 충돌 위험성이 있는 부유물을 컴퓨터를 통해 자동으로 검출하여 사람이 확인하는 방법과 유사한 정확도로 인지하는 방법을 말한다. 기존 선박에서는 레이더의 전파를 통해 해상 부유물의 유무와 거리를 판단하였지만 형체를 알아내어 장애물이 무엇인지는 판단할 수 없는 약점이 있다. 반면, 카메라는 인공지능 기술이 발달하면서 물체를 검출하거나 인식하는데 성능이 우수하여 항로에 있는 장애물을 정확하게 판단할 수 있다. 하지만, 디지털 영상을 분석하기 위해서는 컴퓨터가 대용량의 화소를 연산해야 하는데 CPU는 순차적 처리 방식에 특화된 구조이기에 처리속도가 매우 느려 원활한 서비스 지원은 물론 안전성도 보장할 수 없게 된다. 따라서 본 논문에서는 해상 객체 인식 소프트웨어를 개발하였고 연산량이 많은 부분을 가속화하기 위해 FPGA로 구현하였다. 또한, 임베디드 보드와 FPGA 인터페이스를 통해 시스템 구현 완성도를 높였으며 소프트웨어 기반의 기존 구현 방법보다 약 30배의 빠른 성능을 얻었고 전체 시스템의 속도는 약 3배 이상이 개선되었음을 확인할 수 있었다.

IoT 및 도메인 지식 기반 교량 케이블 모니터링 자동화 시스템 구축 연구 (Development of Autonomous Cable Monitoring System of Bridge based on IoT and Domain Knowledge)

  • 민지영;박영수;박태림;길윤섭;진승섭
    • 한국구조물진단유지관리공학회 논문집
    • /
    • 제28권3호
    • /
    • pp.66-73
    • /
    • 2024
  • 사장교에서 케이블 부재는 하중을 전달하는 가장 중요한 부재 중 하나이다. 따라서 사장교의 구조적 상태 및 안정성을 평가하기 위해서는 케이블의 상태를 파악하기 위해 지속적인 모니터링을 수행하는 것이 중요하다. 이러한 모니터링 시스템은 케이블에 부착된 가속도계를 통해 진동을 측정하고 이를 토대로 케이블 장력과 감쇠비를 추정하고, 이를 토대로 케이블의 상태 평가의 기초자료로 활용한다. 이러한 상시 모니터링 시스템은 지속적으로 진동 데이터를 측정하기 때문에 데이터 수집 시스템을 포함한 하드웨어가 안정적이고 전력 효율성이 높아야 한다. 또한 지속적으로 생성되는 대량의 진동 신호들을 사람의 개입을 최소화하며 안정적으로 분석할 수 있는 자율모니터링 시스템이 요구된다. 본 연구에서는 IoT를 활용한 도메인 지식 기반 자율 모니터링 시스템을 개발하였다. 케이블 자율 모니터링 시스템을 구현하기 위한 가장 중요한 요소는 케이블의 장력과 감쇠비의 추정을 위한 진동 신호의 주파수 영역 내 발생하는 첨두의 자동 추정이다. 본 연구에서는 도메인 지식 기반 첨두 자동 추정 알고리즘을 데이터 수집 및 On-Board Processing이 가능한 IoT 시스템에 내장하여 IoT 센서 단에서 Edge computing이 가능한 효율적인 IoT 자율 모니터링 시스템을 구현하였다. 개발된 자율 모니터링 시스템을 국내 사장교에 설치하여 장기간 현장 운영 성능을 평가하였으며, 그 결과 장기 데이터 수신률, 장력 추정의 정확성, 효율성 측면에서 기존 시스템과 비교하여 작동 성능을 확인하고 검증하였다.

환자움직임 감지를 위한 효율적인 하드웨어 및 소프트웨어 혼성 모드 영상처리시스템설계에 관한 연구 (A study on the design of an efficient hardware and software mixed-mode image processing system for detecting patient movement)

  • 정승민;정의성;김명환
    • 인터넷정보학회논문지
    • /
    • 제25권1호
    • /
    • pp.29-37
    • /
    • 2024
  • 본 논문에서는 환자와 같은 특정 객체의 움직임을 감지하고 추적하기 위한 효율적인 영상처리 시스템을 제안한다. 이진화된 차 영상에서 객체의 윤곽선추출을 위하여 기존 알고리즘대비 대비 정밀한 감지가 가능하고 혼성모드설계에 용이한 세선화 알고리즘을 적용하여 영역을 추출한다. 연산량이 많은 이진화와 세선화 단계를 RTL(Register Transfer Level) 기반으로 설계하여 논리회로 합성을 거쳐 최적화된 하드웨어 블록으로 대체된다. 설계된 이진화 및 세선화 블록은 표준 180n CMOS 라이브러리를 이용하여 논리회로로 합성한 후 시뮬레이션을 통하여 동작을 검증하였다. 소프트웨어기반의 성능비교를 위해 32bit FPGA 임베디드시스템 환경에서 640 × 360 해상도의 샘플 영상을 적용하여 이진 및 세선화 연산에 대한 성능분석도 실시하였다. 검증결과 혼성모드 설계가 이전의 소프트웨어로만 이루어지는 처리속도에서 이진 및 세선화 단계에서 93.8% 향상될 수 있음을 확인하였다. 제안된 객체인식을 위한 혼성모드 시스템은 인공지능 네트워크가 적용되지 않는 엣지 컴퓨팅 환경에서도 환자의 움직임을 효율적으로 감시할 수 있을 것으로 기대된다.

PET 영상의 정량적 개선을 위한 리스트-이벤트 데이터 재추출 (List-event Data Resampling for Quantitative Improvement of PET Image)

  • 우상근;유정우;김지민;강주현;임상무;김경민
    • 한국의학물리학회지:의학물리
    • /
    • 제23권4호
    • /
    • pp.309-316
    • /
    • 2012
  • 다중영상화기술은 진단 및 치료 반응평가의 성능향상을 위하여 활발히 연구되고 있으며 하드웨어의 통합에도 불구하고 기기간의 획득방법의 차이에 따라 영상간의 불일치와 계수부족으로 인하여 정합도를 떨어뜨린다. 이에 본 연구에서는 소동물 PET 리스트모드 데이터의 저장형식을 분석하고 잡음 및 통계적 특성을 향상시키기 위하여 이벤트 데이터를 재추출하여 정량적으로 개선된 PET 영상을 획득하고자 하였다. 소동물 리스트모드 Inveon PET 데이터는 소동물에 37 MBq/0.1 ml를 꼬리정맥에 주사하고 60분 후 10분 동안 정적데이터를 획득하였다. 생체신호와 같이 획득된 리스트모드 데이터형식은 48 비트의 패킷크기로 이루어져 있으며 패킷 내에서는 8 비트의 헤더와 40 비트의 payload 영역으로 나누어져 있다. 사이노그램 생성은 그레이코드로 각 패킷의 순서와 흐름을 평가하고 각 패킷의 순서를 CPU에서 검출기위치 변환과 단순 증가 그리고 비모수 부트스트랩 기법을 이용하여 재추출하여 새로운 사이노그램을 생성하였다. 영상은 3 span과 31 ring difference로 설정하여 생성된 사이노그램은 산란 및 감쇠보정을 고려하지 않고 16부분 집합으로 4회 반복하는 OSEM 2D 알고리즘을 이용하여 재구성하였다. 획득된 PET 데이터의 헤더정보에서의 동시계수의 총수는 1,394만 계수였으며, 리스트-이벤트 데이터의 패킷을 분석한 동시계수의 총수는 1,293만 계수였다. PET 데이터의 단순 증가는 최대값이 1.336에서 1.743으로 향상되었으나 잡음이 같이 증가됨을 확인하였다. PET 데이터 재추출 성능은 순차적인 패킷의 payload 값을 시프트연산을 통해 데이터의 위치를 이동시킴으로써 특정 잡음이 제거되거나 대조도가 향상되는 영상을 획득할 수 있었다. 부트스트랩 재추출 기법은 영상의 잡음과 통계적 특성이 개선된 PET 영상을 제공하여 다중영상화시 정합도를 향상시켜 질환의 조기 진단 성능을 향상시킬 수 있을 것으로 기대된다.

임의쓰기 성능향상을 위한 로그블록 기반 FTL의 효율적인 합병연산 (The Efficient Merge Operation in Log Buffer-Based Flash Translation Layer for Enhanced Random Writing)

  • 이준혁;노홍찬;박상현
    • 정보처리학회논문지D
    • /
    • 제19D권2호
    • /
    • pp.161-186
    • /
    • 2012
  • 최근 플래시 메모리의 꾸준한 용량 증가와 가격 하락으로 인해 대용량 SSD(Solid State Drive)가 점차 대중화 되고 있다. 하지만, 플래시 메모리는 하드웨어적인 제약사항이 존재하며, 이러한 제약사항을 보완하기 위해 FTL(Flash Translation Layer)이라는 특별한 미들웨어 계층을 필요로 한다. FTL은 플래시 메모리의 하드웨어적인 제약사항을 효율적으로 운용하기 위해 필요한 계층으로서 파일 시스템으로부터의 논리적 섹터 번호(logical sector number)를 플래시 메모리의 물리적 섹터 번호(physical sector number)로 변환해주는 역할을 한다. 특히, 플래시 메모리의 여러 제약사항 중 "쓰기 전 지우기(erase-before-write)"는 플래시 메모리 성능 저하의 주요한 원인이 되고 있으며, 이와 관련하여 로그블록 기반의 여러 연구들이 활발히 진행되어 왔지만, 대용량의 플래시 메모리를 효율적으로 운용하기 위해서는 몇몇 문제점들이 존재한다. 로그블록 기반의 FAST는 넓은 지역에 임의쓰기(random writing)가 빈번하게 발생하면 데이터 블록 내 사용되지 않은 섹터들로 인해 효율적이지 못한 합병 연산이 발생한다. 즉, 효율적이지 못한 블록 쓰레싱(thrashing)이 빈번하게 발생하고, 플래시 메모리의 성능을 저하시킨다. 로그블록은 덮어쓰기(overwriting) 발생 시 일종의 캐쉬처럼 운영되며, 이러한 기법은 플래시 메모리 성능 향상에 많은 발전을 주었다. 본 연구에서는 임의쓰기에 대한 성능 향상을 위해 로그 블록만을 캐쉬처럼 운영하는 것이 아니라 플래시 메모리 전체를 캐쉬처럼 운용하고, 이를위해 별도의 오프셋이라는 매핑 테이블을 운용하여 플래시 메모리 성능 저하의 주요한 원인이 되는 합병연산과 삭제연산을 줄였다. 새로운 FTL은 XAST(eXtensively-Associative Sector Translation)이라 명명하며, XAST에서는 공간지역성과 시간지역성에 대한 기본적인 이론을 바탕으로 오프셋 매핑 테이블을 효율적으로 운용한다.

타원곡선을 암호시스템에 사용되는 최적단위 연산항을 기반으로 한 기저체 연산기의 하드웨어 구현 (A Hardware Implementation of the Underlying Field Arithmetic Processor based on Optimized Unit Operation Components for Elliptic Curve Cryptosystems)

  • 조성제;권용진
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제8권1호
    • /
    • pp.88-95
    • /
    • 2002
  • 1985년 N. Koblitz와 V. Miller가 각각 독립적으로 제안한 타원곡선 암호시스템(ECC : Elliptic Curve Cryptosystems)은 보다 짧은 비트 길이의 키만으로도 다른 공개키 시스템과 동일한 수준의 안전도를 유지할 수 있다는 장점을 인해 IC 카드와 같은 메모리와 처리능력이 제한된 하드웨어에도 이식가능 하다. 또한 동일한 유한체 연산을 사용하면서도 다른 타원곡선을 선택할 수 있어서 추가적인 보안이 가능하기 때문에 고수준의 안전도를 유지하기 위한 차세대 암호 알고리즘으로 각광 받고 있다. 본 논문에서는 효율적인 타원곡선 암호시스템을 구현하는데 있어 가장 중요한 부분 중 하나인 타원곡선 상의 점을 고속으로 연산할 수 있는 전용의 기저체 연산기 구조를 제안하고 실제 구현을 통해 그 기능을 검증한다. 그리고 기저체 연산의 면밀한 분석을 통해 역원 연산기의 하드웨어 구현을 위하여 최적인 단위 연산항의 도출에 기반을 둔 효율적인 방법론을 제시하고, 이를 바탕으로 현실적인 제한 조건하에서 구현 가능한 수준의 게이트 수를 가지는 고속의 역원 연산기 구조를 제안한다. 또한, 본 논문에서는 제안된 방법론을 바탕으로 실제 구현된 설계회로가 기존 논문에서 비해 게이트 수는 약 8.8배가 증가하지만, 승법연산 속도는 약 150배, 역원연산 속도는 약 480배 정도 향상되는 우수한 연구 결과가 얻어짐을 보인다. 이것은 병렬성을 적용함으로서 당연히 얻어지는 속도면에서의 이득을 능가하는 성능으로, 본 논문에서 제안한 구조의 우수성을 입증하는 결과이다. 실제로, 승법 연산기의 속도에 관계없이 역원연산의 수행시간은 [lo $g_2$(m-1)]$\times$(clock cycle for one multiplication)으로 최적화가 되며, 제안한 구조는 임의의 유한체 $F_{2m}$에 적용가능하다. 제안한 전용의 연산기는 암호 프로세서 설계의 기초자료로 활용되거나, 타원곡선 암호 시스템 구현시 직접 co-processor 형식으로 임베드 되어 사용할 수 있을 것으로 사료된다.다.

MRA-DSM 제어기를 이용한 3상 유도전동기의 속도 제어 (The 3-Phase Induction Motor Speed Control by the MRA-DSM controller)

  • 원영진;한완옥;박진홍;이종규;이성백
    • 한국조명전기설비학회지:조명전기설비
    • /
    • 제9권1호
    • /
    • pp.54-62
    • /
    • 1995
  • 본 논문은 기준 모델 적용-이산 슬라이딩 모드(MRA-DSN) 제어기를 이용한 유도전동기의 속도 제어에 관한 연구이다. 유도전동기의 속도 제어시, 부하 변동에 따라 전체 시스템이 파라미터 변화나 외란에 대해 둔감힌 강인성을 갖도록 하기 이해 이산 슬라이딩 모드(DSM) 알고리즘을 이용하여 마이크로프로세서에 의한 디지털 제어기로 시스템의 동특성을 제어하였다. 또한 슬라이딩 동작시에 발생하는 불연속 제어 입력을 보상하고 제어 대상의 파라미터 변동에 관계없이 기준 모델을 추종하여 제어할 수 있는 기준 모델 적응(MRA) 알고리즘을 부가한 MRA-DSM제어 알고리즘을 제시하였다. 제어 시스템 구성시, 제어 시스템의 성능을 국대화하고 실시간 처리를 위하여 각각의 기능을 갖는 마이크로프로세서들로 병렬 처리 제어기를 구성하였다. 또한 소프트웨어를 이용하여 시스템을 제어함으로써 하드웨어 구성을 단순화시킬 수 있었고, 시스템의 신뢰성을 향상시켰다. 그리고 DSM 제어를 기준으로 할 때, MRA-DSM 제어시 27.2%의 빠른 응답특성을 얻었다.

  • PDF

네트워크 디바이스의 프로토타입 개발 환경을 위한 시스템-온-칩 시뮬레이터와 네트워크 시뮬레이터의 통합 시뮬레이터 설계 및 구현 (A Design of a Co-simulator Integrates a System-on-Chip Simulator and Network Simulator for Development Environments of Prototype Network Devices)

  • 이호웅;박수진;곽동은;박현주
    • 한국정보통신학회논문지
    • /
    • 제14권3호
    • /
    • pp.754-766
    • /
    • 2010
  • 무선 통신 프로토콜에서 하위 계층을 담당하는 부분은 네트워크 디바이스이다. 네트워크 디바이스는 하드웨어/소프트웨어로 구성되기 때문에 시스템-온-칩 시뮬레이터를 이용하여 설계할 수 있다. 하지만 네트워크 디바이스는 다양한 상위 계층 통신 프로토콜과 상호 동작하기 때문에 시스템-온-칩 시뮬레이터뿐 아니라 네트워크 시뮬레이터의 지원이 필요하다. 그러므로 이 두개의 시뮬레이터를 결합하면, 이러한 요구를 만족하는 네트워크 디바이스의 개 발 환경이 될 수 있다. 본 논문에서는 이러한 환경을 제공하는 통합 시뮬레이터를 제안한다. 제안하는 통합 시뮬레이터는, 통합으로 인한 성능 저하가 발생하지 않는다. 또한, 각 시뮬레이터의 커널 구현에 독립적이므로 통합이 용이하다.