• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1533-1534
• /
• 2015

본 논문에서는 VDTA를 이용하여 플로팅 인덕터를 구현하기 위한 새로운 방법을 제안하였다. 제안된 방법은 [3]에서 사용하고 있는 방법을 개선하여 더 적은 수의 회로를 이용하여 양 기능 인덕터를 구현함으로써 변환방법이 용이하고 회로의 면적과 소비전력을 줄일 수 있는 방법이다. 2장에서는 VDTA에 대한 기본적인 개념과 새로운 양기능 인덕터의 구조제안 및 새롭게 제안한 능동 인덕터를 이용하여 2차 2MHz의 중간주파수를 갖는 대역통과 설계하고 그 유용성을 확인하였다. 2MHz의 중심주파수를 가지는 대역통과 필터와 그 필터의 특성을 시뮬레이션을 통하여 나타내었다. 그리고 3장에서 결론지었다.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.248-249
• /
• 2017

본 논문은 지능형 반도체 변압기용 고압 절연 내력을 갖는 고주파 변압기의 설계 순서와 방안을 제안하고 시제품을 제작하여 동작 검증 및 절연 시험을 완료한 결과를 서술한다.제작된 변압기는 10 kHz의 스위칭 주파수 하에 정격은 15 kW이며, 3권선 방식을 이용하였다. SST의 입력 전압인 $13.2kV_{rms}$및 출력단의 전압 플로팅 현상을 고려하여, polycarbonate를 이용한 내부 보빈과 teflon PTFE를 이용한 외부 보빈 및 가드를 제작해, 30 kV의 절연이 가능하도록 설계되었다. 또한, 정전 유도 현상으로 인해 고려해야 하는 코어와 권선 간의 고압 절연을 최소화하는 방안을 적용하였으며, 근접 효과와 표피 효과를 최소화하는 구조로 설계되었다. 시제품 제작 후 15 kW의 정격 하에 동작 검증을 완료하였고, 내전압 시험을 이용하여 30 kV의 절연 내력을 검증하였다.

• Journal of the Society of Disaster Information
• /
• v.11 no.1
• /
• pp.89-96
• /
• 2015

To reduce noise inside an elevated railroad station, the vibration of the station structure should be lowered, and to establish more effective anti-vibration measures it is required that, reflecting the track-bridge-structure interaction, the transfer characteristics of vibration induced by a train is well identified. In this paper, the current status of domestic railroad stations is classified, and the vibration transfer characteristics is analyzed via measurement data from representative elevated stations. From the analysis results on the measurement data, in transferring vibration from the track to the structure, remarkable vibration reduction in higher frequency range is observed, and, in some stations, amplified response characteristics in lower frequency range is identified. Also, for stations with floating track system or TPS type, relatively greater reduction in transferred vibration is observed.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.200.1-200.1
• /
• 2015

Charge trap flash (CTF) 메모리 소자는 기존의 플로팅 게이트를 사용한 플래시 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 소비 전력이 적으며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 그러나 CTF 메모리 소자에서도 메모리 셀의 크기가 작아짐에 따라 셀 사이의 간섭 효과를 무시할 수 없다. 인접 셀 간의 간섭현상은 측정 셀의 문턱전압을 예측할 수 없게 변화시켜 소자 동작의 신뢰성을 낮추고 성능을 저하시킨다. 본 논문에서는 셀 사이의 간섭을 줄이고 소자의 성능을 향상시키기 위해 charge trap 층에 금속 공간층을 삽입한 CTF메모리 소자의 전기적인 특성에 대해 연구하였다. 금속 공간층을 갖는 CTF 메모리 소자는 기존 CTF 메모리 소자의 트랩층 양 측면에 절연막과 금속 공간층을 증착시켜 게이트가 트랩층을 감싸는 구조를 갖는다. 인접 셀 사이에 발생하는 간섭 현상과 전계 분포를 분석하였다. 프로그램 동작 시CTF 메모리 소자 내에 형성되는 전계의 분포와 크기를 계산함으로 금속 공간층이 인접한 셀에서 형성된 전계를 차폐시켜 셀 간 간섭 현상을 최소화하는 것을 확인하였다. 이러한 결과는 인접 셀 간의 간섭현상을 최소화하면서 소자 동작의 신뢰성이 향상된 대용량 메모리 소자를 제작하는데 도움을 줄 수 있다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.18 no.4
• /
• pp.112-117
• /
• 2004

This paper describes the analysis of the UHF signal characteristics due to the partial discharge sources which can exist in a GIS. For the experiment, a model GIS was made and 5 types of discharge source were created as follows; corona discharge, surface discharge, void discharge, discharge due to free particle, discharge from floating electrode. The frequency spectra and the phase characteristics of UHF signals were induced by UHF signal analysis. The results were quantified to systematically adapt to analyze the PD sources in the GIS and utilized as algorithm data based on the neural network for Back-Propagation Algorithm with a multi-layer structure. The perception rate of the constructed algorithm showed approximately 94[%] and 82[%] in learning and testing data, respectively.

• Proceedings of the KSR Conference
• /
• 2010.06a
• /
• pp.1719-1724
• /
• 2010

In the areas susceptible to vibration and noise induced by railway traffic such as downtown area and stations under railway lines, the vibration and the structure-borne noise can be solved by floating slab track system separating the entire track structure from its sub-structure using anti-vibration mat or springs. In other countries, the core technologies for vibration-proof design and vibration isolator - one of key components - have been developed and many installation experiences have been accumulated. However, in Korea, since the design technology of system and components are not yet developed, the foreign systems are being introduced without any adjustment. Thus, in this study, the vibration isolator has been developed and its performance are investigated by the dynamic analysis of a station structure under railways lines and the floating slab track system. For this purpose, the loads transferred from the vibration isolator of the floating slab track were evaluated by train running simulation considering vehicle-track interaction, and then the dynamic analysis of station structure subjected to these loads was performed. The dynamic analysis results show that the proposed floating slab track can reduce the vibration of structure by about 25dB compared with that in conventional ballast track without floating system.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.29 no.4
• /
• pp.199-204
• /
• 2016

This paper was proposed floating island power MOSFET for lowering on state resistance and the proposed device was maintained 600 V breakdown voltage. The electrical field distribution of floating island power MOSFET was dispersed to floating island between P-base and N-drift. Therefore, we designed higher doping concentration of drift region than doping concentration of planar type power MOSFET. And so we obtain the lower on resistance than on resistance of planar type power MOSFET. We needed the higher doping concentration of floating island than doping concentration of drift region and needed width and depth of floating island for formation of floating island region. We obtained the optimal parameters. The depth of floating island was $32{\mu}m$. The doping concentration of floating island was $5{\times}1,012cm^2$. And the width of floating island was $3{\mu}m$. As a result of designing the floating island power MOSFET, we obtained 723 V breakdown voltage and $0.108{\Omega}cm^2$ on resistance. When we compared to planar power MOSFET, the on resistance was lowered 24.5% than its of planar power MOSFET. The proposed device will be used to electrical vehicle and renewable industry.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.194-194
• /
• 2010

Charge trap flash (CTF) 구조를 가진 플래시 메모리 소자는 기존의 플래시 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견디는 장점을 가지고 있다. 이러한 장점에도 불구하고 CTF 플래시 메모리에서도 수십 나노 이하로 소자의 셀 사이즈가 감소함에 따라 단 채널 효과, 펀치스루 현상 및 셀 사이의 간섭현상이 발생함에 따라 이러한 문제들을 해결해야 한다. 인접한 셀 사이에 발생하는 간섭 현상에 대해선 플로팅 게이트를 사용한 플래시 메모리 소자에 대하여 많은 연구가 진행되었으나, CTF 플래시 메모리 소자에서 나타나는 셀 사이의 간섭현상에 대한 연구는 만히 진행되어 있지 않다. 본 연구에서는 CTF 플래시 메모리 소자의 셀 사이의 간격이 작아짐에 따라 발생하는 인접한 셀 간의 간섭 현상에 대해 관찰하였다. CTF 플래시 메모리 소자의 셀 사이의 간격에 따른 비교를 위하여 각 소자의 셀을 구성하는 터널링 산화막, 질화막 및 블로킹 산화막의 두께를 동일하게 하였다. 각 셀 사이의 간격이 감소함에 따라 발생하는 소자의 전기적 특성을 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 계산하였다. 인접한 셀의 상태에 따라 발생하는 간섭 효과를 확인하기 위해 word line (WL)과 bit line (BL) 방향에 있는 주변 셀의 프로그램 상태에 따른 선택한 셀의 문턱전압이 변화 정도를 관찰하였다. 시뮬레이션 결과는 셀 사이의 간섭효과가 WL 방향에 의한 간섭 현상보다 BL 방향에 의한 간섭 현상보다 크다. 시뮬레이션한 전류-전압 특성 결과는 CTF 플래시 메모리 소자가 비례 축소할 때 인접하는 셀 사이에 간격이 15 nm 이하로 줄어들 경우에 간섭 현상이 급격히 증가하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.463-463
• /
• 2011

집속이온빔장치(Foucused Ion Beam)에서 사용하는 액체금속이온원(Liquid Metal Ion Source)은 고 전류밀도, 고 휘도, 낮은 에너지퍼짐 등 많은 장점이 있다. 대부분의 집속이온빔 장치에서 플라즈마 이온소스에 비해 빔의 직경이 작고 GFIS 보다 다루기 쉬워 액체금속이온원을 많이 사용하고 있다. 기존에 사용하던 액체금속이온원에 서프레셔라는 새로운 전극을 추가시켜 팁과 갈륨저장소, 서프레셔, 추출극 구조로 만들었다. 이 연구를 위해 RPA(Retarding Potential Analyser)를 제작 하였다. RPA는 두 개의 메쉬와 하나의 컬렉터로 이루어져 있으며, 액체금속이온과 플로팅 되어있는 RPA에 전압의 차이를 주기위해 베터리로 제작한 파워로 액체금속이온에 인가되는 전압에 + 90V, -90V까지 제어가 가능하게 만들었다. 본 연구에서는 서프레셔의 유무에 따른 액체금속이온원의 에너지 퍼짐에 대해 연구하였다. 추출극에 전압 변화를 주어 방출되는 전류를 5uA, 10uA, 15uA, 20uA로 변화시켜가며 RPA에서 측정되는 전류를 가지고 전류-전압의 관계를 보았고, 에너지 퍼짐정도를 알았다. 마찬가지로 서프레셔에 전압 변화를 주어 전류-전압 관계, 에너지 퍼짐정도를 알았다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.155-155
• /
• 2012

기존의 플로팅 타입의 비휘발성 메모리 소자는 스케일 법칙에 따른 인접 셀 간의 간섭현상과 높은 동작 전압에 의한 누설전류가 증가하는 문제가 발생을 하게 된다. 이를 해결하고자 SONOS (Si/SiO2/Si3N4/SiO2/Si) 구조를 가지는 전하트랩 타입의 비휘발성 메모리 소자가 제안되었다. 하지만 터널링 베리어의 두께에 따라서 쓰기/지우기 특성은 향상이 되지만 전하 보존특성은 열화가 되는 trad-off 특성을 가지며, 또한 쓰기/지우기 반복 특성에 따라 누설전류가 증가하게 되는 현상을 보인다. 이러한 특성을 향상 시키고자 많은 연구가 진행이 되고 있으며, 특히 엔지니어드 터널베리어에 대한 연구가 주목을 받고 있다. 비휘발성 메모리에 대한 엔지니어드 기술은 각 베리어; 터널, 트랩 그리고 블로킹 층에 대해서 단일 층이 아닌 다층의 베리어를 적층을 하여 유전율, 밴드갭 그리고 두께를 고려하여 말 그대로 엔지니어링 하는 것을 뜻한다. 그 결과 보다 효과적으로 기판으로부터 전자와 홀이 트랩 층으로 주입이 되고, 동시에 다층을 적층하므로 물리적인 두께를 두껍게 형성할 수가 있고 그 결과 전하 보전 특성 또한 우수하게 된다. 본 연구는 터널링 베리어에 대한 엔지니어드 기술로써, Si3N4를 기반으로 하고 높은 유전율과 낮은 뉴설전류 특성을 보이는 ZrO2을 두 번째 층으로 하는 엔지니어드 터널베리어 메모리 소자를 제작 하여 메모리 특성을 확인 하였으며, 또한 Si3N4/ZrO2의 터널베리어의 터널링 특성과 전하 트랩특성을 온도에 따라서 특성 분석을 하였다.