• 전자통신동향분석
• /
• 제13권6호통권54호
• /
• pp.46-55
• /
• 1998

인텔사의 Xeon 프로세서 버스에 정합한 입출력 구동기를 선정하고자, Xeon 프로세서의 구동기술인 AGTL+를 조사하고 AGTL+와 GTL+ 구동기의 혼용 가능성을 분석하였다. GTL+(NTL)을 AGTL+와 함께 사용하고자 할 때 배선 토폴로지, 터미네이션, 댐핑저항 값에 따른 신호 및 시간 특성을 시뮬레이션 하였다. 시뮬레이션의 결과로 80 MHz 이하의 버스속도에서는 Xeon 프로세서 네 개와 GTL+(NTL) 구동기를 혼용하여 안정적으로 동작시킬 수 있음을 보였다.

• 위성통신과 우주산업
• /
• 제8권3호통권20호
• /
• pp.118-134
• /
• 2000

• 한국통신학회논문지
• /
• 제18권7호
• /
• pp.970-979
• /
• 1993

본 논문에서는 이진영상처리를 위한 다기능 프로세서를 구현하였다. 프로세서는 주소 발생부, 윈도우 파이프 라인, 룩-업 테이블, 제어부, 2개의 메모리부로 구성하였다. 본 프로세서는 기존의 SAP(Serial Array Processor)설계 기법과 비교하여 구조가 단순하며 처리속도가 향상되었다. 또한 간단한 소프트웨어 선택에 의해서 영상크기를 선정하며 윤곽검출, 특징점 추출, 세선화, 평활화등의 기능을 선택적 또는 순차적으로 수행 가능하도록 하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
• /
• pp.934-936
• /
• 2004

본 논문의 목적은 AES(Advanced Encryption Standard)로 선정된 Rijndael 암호 및 복호 알고리즘을 하드웨어로 설계하고 이를 저비용의 FPGA로 구현하는 것이다. 설계된 AES 암호프로세서는 20만 게이트 급 이하의 FPGA로 구현한다는 비용의 제약 조건 하에서 대용량의 데이터를 암호화, 복호화 하기에 적합한 성능을 가지도록 하였다. 또한 구현 단계에서는 설계한 AES 암호프로세서와 UART 모듈을 동일 FPGA상에서 통합하여 실용성 및 면적 효율성을 보였다. 구현된 Rijndael 암호 프로세서는 20만 게이트를 갖는 Xilinx사의 Spartan-II 계열의 XC2S200 칩 사용시 53%의 면적을 차지하였고, Static Timing Analyzer로 분석한 결과 최대 29.3MHz 클럭에서 동작할 수 있고 337Mbps의 최대 성능을 가진다. 구현된 회로는 실제 FPGA를 이용하여 검증을 수행하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (3)
• /
• pp.634-636
• /
• 2002

인터넷 트래픽의 증가에 따라 초고속 대용량의 패킷을 처리할 수 있는 라우터 기술이 요구되고 있다. 이를 위해 라우터 분야에 있어서의 기술 흐름은 하드웨어 기술을 기반으로 한 고속의 룩업 및 포워딩 기술을 라우터 분야에 적용하는 것이 필요하다. 그러나, 하드웨어 기반 라우터 기술은 다양한 서비스의 요구 및 변화되는 서비스 유형에 유연성 있게 대처할 수 없는 단점을 갖고 있다 따라서, ASIC을 기반으로 한 하드웨어 기술에 프로세서 기반의 소프트웨어 기술이 통합되어 네트워크 프로세서라는 새로운 기술이 라우터 기술분야에 등장하여 적용하고 있다. 현재 상용 네트워크 프로세서는 여러 회사들이 출시하고 있는 실정이지만 본 논문에서는 IBM사의 2.5G급 처리용량을 갖는 네트워크 프로세서를 선정하여 고속 포워딩 엔진 보드를 설계하는 내용에 대하여 언급하려 한다. 본 고에서 언급하는 포워딩 엔진은 기가비트 인터넷, POS 가입자 보드뿐 아니라 EPON 가입자 보드도 수용할 수 있도록 다양한 인터페이스를 제공할 수 있도록 하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.2859-2862
• /
• 1999

본 논문은 이중구조의 고장허용형 마이크로콘트롤러 구조를 제시한다. 제시한 마이크로콘트롤러는 두 프로세서 모듈간의 동작을 비교하여 하나의 프로세서 모듈에 고장이 발생할 경우 콘트롤러의 외부 인터페이스를 차단한다. 이후 각 프로세서 모듈은 자체 점검을 통해 상태를 판단하고, 이상이 발견되지 않을 경우, 마이크로콘트롤러는 외부 인터페이스 기능을 수행할 주 모듈을 선정하고 다시 동작을 시작한다. 따라서 제시한 마이크 로콘트롤러는 고장정지 특성 및 일시적인 고장으로부터의 회복 기능을 갖는다. 본 논문에서는 제시한 구조를 모토롤라 Mc68360 프로세서와 범용 로직 IC를 이용하여 구현하고 고장주입을 통해 제시한 구조의 고장허용 특성을 확인 한다.

• 대한전자공학회논문지
• /
• 제22권2호
• /
• pp.66-74
• /
• 1985

본 논문은 중앙집중제각용 마이크로컴퓨터의 제어감을 마이크로프로세서로 구성하는 방안을 제시하려는데 그 목적이 있다. 분산다중시스템에서 중앙집중제어를 마이크로컴퓨터로 하는 경우. 이에 대한 제각회은 종래 인터럽트 중심의 논리회로 구성되고 있다. 그러나, 이것은 HALT 상태나 인터럽트 마스크시의 조작 불능, ROM용량의 실질적 축소, 프린트기관의 증대 등 많은 문제점을 안고 있다. 이러한 문제점을 해결하고. 나아가 조작안내나 자기진단과 같은 기능도 담당시키기 위하여, 본 논문에서는 이것을 마이크로프로세서로 구성할 것을 제안한다. 이 제안의 실현 가능성을 실현하기 위하여, 본 논문에서는 구체적인 모델 시스템을 선정한 다음, 이 모델 시스템의 제어반을 마이크로프로세서로 구성하고. 이 마이크로프로세서에게 조작안내차 자기진단 기능도 타당하도록 한다. 끝으로, 모델 시스템의 제어반을 실세로 제작하구 실험을 한다 그 결과, 제각반을 마이크조프로세서로 구성하면 인터럽트 중심의 논리회로로 구성하는 경우에 비하여 주메모리의 실질적인 ROM용량은 증가되고, 구성소자의 수나 프린트기판의 면적은 감소되며 신환도는 향상된다는 등의 결론을 얻는다.

• 정보처리학회논문지D
• /
• 제9D권5호
• /
• pp.887-896
• /
• 2002

SPICE(Software Process Improvement and Capability dEtermination) 평가 모형에 기반한 중소기업형 프로세스 개선 모형으로 SPIRE (Software Process Improvement in Regions of Europe)가 개발되어 제공되고 있다. 그러나 SPIRE에서는 조직의 경영 목적에 맞는 프로세스 선택을 위한 구체적인 지침이나 매핑을 제시하고 있지 못하다. 이 연구에서는 프로세스 선택시 활용할 수 있는 객관적인 경영 목표-프로세스간 매핑 참조 테이블을 작성하고, 이를 활용한 프로세스 선정 방안을 제시한다. 매핑 참조 테이블은 델파이 기법을 활용하여 국내 소프트웨어 프로세스 전문가들의 의견 수렴을 통해 작성되었다. 본 연구에서 제시된 프로세스 선정 기법은 매핑 참조 테이블과 해당 업체 관련자의 주관적인 매핑 정보를 종합적으로 활용하여 최종적으로 개선 대상 프로세스를 선정되도록 한다. 이 연구에서 제시된 선정 방법을 2개의 중소 소프트웨어 조직에 실제 적용하여 활용 가능성을 검토하였다. 매핑 참조 테이블을 사용하여 업체 관련자가 간과하고 있던 주요 프로세스를 평가 대상 프로세스로 선정할 수 있었다.

• 전기기술인
• /
• 제209권1호
• /
• pp.12-18
• /
• 2000

최근, 건축설비의 인텔리전트화 및 산업설비의 자동화 추세에 따라 정보, 통신, 신호, 영상 시스템 등에 컴퓨터 마이크로프로세서를 포함한 반도체 기기의 설치가 급속하게 증가되어 있어 공급전력의 품질이 매우 중요시 되고 있다.

• 마이크로전자및패키징학회지
• /
• 제23권2호
• /
• pp.37-42
• /
• 2016

전력가격의 상승으로 데이터센터의 운영비 부담이 늘어나는 가운데, 슈퍼컴퓨터에 저전력 프로세서를 사용하여 데이터센터의 전력소모를 감소시키는 연구가 활발하다. 일반적으로 모바일 기기 등의 운용환경을 기준으로 신뢰성 평가가 이루어지는 저전력 프로세서를 슈퍼컴퓨터에 사용하는 경우 상대적으로 가혹한 운용환경으로 인해 물리적, 기계적 신뢰성 문제가 발생할 수 있다. 이 논문은 슈퍼컴퓨터 운용 환경을 바탕으로 저전력 프로세서 패키지의 수명을 평가하였다. 먼저 문헌조사, 고장모드 및 치명도 분석을 통해 저전력 프로세서 패키지의 주요 고장원인으로 온도 사이클을 선정하였다. 부하-온도 관계를 확인하기 위해 단계적인 부하를 가하며 프로세서의 온도를 측정하였다. 가장 보수적인 운용조건을 가정하고 온도 사이클에 관련된 고장물리 모델을 이용한 결과 저전력 프로세서 패키지의 기대수명은 약 3년 이하로 예측되었다. 실험 결과를 바탕으로 저전력 프로세서 패키지의 기대수명을 향상하는 방법을 제시하였다.