• 한국통신학회논문지
• /
• 제19권12호
• /
• pp.2409-2417
• /
• 1994

직교 이중회전 디지털 격차 필터는 고밀도 집적회로 실현에 아주 적합한 성질들을 가지고 있다. 예를 들면, 바로 옆의 프로세서들과만 연결되는 점, 규칙적인 구조를 갖는 점, 그리고 파이프라인화 할 수 있다는 점 등이다. 또한 이 필터들은 유한 워드 길이로 실현했을 때 좋은 수치적 성질을 갖는다는 것이 잘 알려져 있다. 비록 이 필터들은 '컬셋 분리 절차'를 이용하여 파이프라인화 될 수 있지만 이렇게 파이프라인화 된 필터는 귀환회로의 계산 시간에 의해 이 필터의 최대 데이터 처리속도가 제한된다는 단점이 있다. 본 논문에서는 귀환회로에 제한 받지 않고 원하는 만큼 데이타 속도를 높이거나 저파워 실현을 위한 직교 이중회선 디지탈 격차 필터의 새로운 파이프라인 방법을 제안하였다. 이 방법은 Schur 알고리즘, 필터 합성시 특정한 제약을 주는 필터 합성 방법, 그리고 다중 페이스 분해 방법에 근거하고 있다.

• 디지털콘텐츠학회 논문지
• /
• 제18권5호
• /
• pp.881-888
• /
• 2017

다중화기를 이용한 논리설계는 구조적 디지털 시스템 설계에서 설계의 편리성과 유연성을 위한 유용한 방법으로 사용되어왔다. 본 논문에서는 다중화기(multiplexer : MUX) 기반 논리설계에서 종래의 연구들에서 세밀히 다루지 않았던 무정의 조건(don't care condition)이 논리최적화에 미치는 영향을 분석해보고 단일 다중화기 기반의 설계와 복수 다중화기 기반의 설계를 위한 무정의 조건의 활용방법을 제시한다. 특히 데이터 입력의 개수가 $2^m$개보다 적은 경우(선택선의 개수는 m개일 때)의 설계방법을 고찰한다. 제시하는 기법을 디지털논리설계 교육과 관련하여 최근 창의적 공학교육에서 크게 활용되고 있는 아두이노(Arduino)를 이용한 마이크로프로세서 설계와 연계하여 활용하는 방법에 대해서도 기술한다.

• 전기전자학회논문지
• /
• 제20권1호
• /
• pp.89-93
• /
• 2016

본 논문에서는 다양한 영상 전처리 알고리즘들을 적용할 수 있고, 영상 인식과 같이 ISP 응용 프로그램을 병렬로 처리 가능한 SIMT(Single Instruction Multiple Threads) 기반 Image Signal Processor를 제안하였다. 기존의 ISP는 입력 영상의 품질 개선을 위하여 영상 개선 알고리즘이 하드웨어로 설계되어 처리 속도는 빠르지만 다양한 영상 처리 알고리즘에 따라 성능 최적화에 어려움이 있었다. 제안한 ISP는 명령어를 기반으로 한 프로세서로서 다양한 영상 처리 알고리즘을 수행하고 SIMT 구조를 적용하여 알고리즘을 병렬로 수행해 성능을 개선하였다. 제안하는 ISP를 검증하기 위해 Xilinx Virtex-7을 탑재한 VC707 Board를 사용하였으며 cell multicore processor와 비교했을 경우 수행시간이 약 71%, ARM Cortex-A9과 ARM Cortex-A15와 비교하였을 경우 각각 63%, 33% 성능을 개선하였다.

• 대한전자공학회논문지SD
• /
• 제41권3호
• /
• pp.55-64
• /
• 2004

본 논문에서는 고속 멀티미디어 통신 시스템을 위한 효율적인 FFT 알고리즘과 이의 하드웨어 구현 결과를 제시한다. 제안된 알고리즘은 radix-4 버터플라이 연산자를 기반으로 구현되어 기존의 radix-2 버터플라이 연산자 기반의 알고리즘에 비해 2배의 처리율(processing rate)을 갖으며, 또한 radix-2³ 알고리즘의 비단순 승산기의 수를 줄이는 특성을 그대로 이용하므로, 같은 처리율을 갖는 radix-4 알고리즘에 비해 저면적 구현이 가능한 장점을 갖는다. 제안된 알고리즘의 하드웨어 구현 및 검증을 위해 VHDL 언어를 이용하여 MDC 파이프라인 구조를 갖는 64-point FFT 프로세서를 설계하였다. 0.6㎛ 공정을 이용하여 논리 합성한 결과, 제안된 알고리즘을 이용하여 구현한 경우, 기존의 radix가 알고리즘을 이용하여 구현하는 경우보다 약 30%정도 면적 면에서 이득을 얻을 수 있음을 확인하였다. 고속 동작이 가능하며 동시에 면적 효율적인 특성으로 인해, 제안된 알고리즘은 무선 LAN 시스템, DAB 및 DVB 시스템, ADSL/VDSL 시스템 등 고속 멀티미디어 통신 시스템에 적합한 알고리즘이라 할 수 있다.

• 대한전자공학회논문지SD
• /
• 제41권3호
• /
• pp.101-108
• /
• 2004

단열회로를 이용하여 16-bit ALU와 단열회로에 4가지 위상을 가지는 전원클럭을 공급하기 위한 전원클럭 발생기를 설계하였다. 4개의 전원클럭 신호선의 전하는 AC 형태의 전원클럭을 통해서 복원되어 에너지 소모를 줄인다. 구현에 사용한 단열회로는 ECRL(efficient charge recovery logic) 형태를 기본으로 하였으며 0.35㎛ CMOS 공정을 사용하여 설계하였고 3.3V 전원을 사용하였다. 회로설계 후 layout을 진행하였으며, layout 후 LPE(layout parasitic extraction)를 수행하여 이를 모의실험에 사용하였다. 모의실험결과 전원클럭 발생기를 포함한 단열회로를 이용한 ALU는 동일한 구조를 갖는 기존의 CMOS ALU보다 1.15～1.77배 정도의 에너지소모를 감소 시켰다.

• 한국게임학회 논문지
• /
• 제3권2호
• /
• pp.35-41
• /
• 2003

게임 엔진에서 처리하는 속성과 절차가 매우 유사한 많은 게임 소프트웨어들이 다른 게임 에서 참조하거나 재사용하지 않고 새로운 게임을 개발할 때 게임엔진 부분에 대한 중복투자 문제가 발생한다. 특히 현재 게임 소프트웨어 개발사들이 게임을 개발할 때 매우 다양한 소프트웨어 개발 프로세스를 사용하고 있는 것이 중복투자의 주된 문제점 중 하나이다. 그러므로 게임엔진에 대한 프로세스의 표준화가 되어있지 않아 현재 개발 중인 게임 소프트웨어에 다른 소프트웨어 개발과정에서 생성된 산출물을 이해하고 재사용할 수가 없다. 따라서 어느 게임 소프트웨어 개발사가 특정 게임을 개발할 때 다른 게임 소프트웨어와 동일한 게임 엔진 처리에 대하여 새롭게 분석하고 설계하는 것이 현재의 게임 소프트웨어가 안고 있는 커다란 문제점이다. 이러한 문제점을 해결하기 위해 본 논문에서는 컴포넌트 기반 개발방법을 적용할 수 있도록 게임 엔진 개발에 대한 공정개선, 구조와 관계성 분석, 계층별 모듈별 분류와 조합 방법, 저장소 구현, 프로세서 모형을 제시하였다.

• 한국정보통신학회논문지
• /
• 제10권2호
• /
• pp.321-327
• /
• 2006

이 논문은 완전설계와 반주문설계 ASIC(Application Specific Integrated Circuit)을 설계 할 때 트랜지스터 수준에서 ad-hoc 기술을 사용한 저전력 고속의 명령어들 설계에 대한 것이다. 제안된 설계는 상위 수준은 Verilog-HDL을 사용하여 검증을 하였고, 논리적 정확성을 화인하기 위하여 ModelSim을 사용하여 시뮬레이션 하였다. 그리고 레이어 수준은 $0.25{\mu}m$ 기술을 사용하는 LASI를 사용하여 시험하였고, Win-spice 시뮬레이션 환경에서 시간 특성을 분석하였다. 시험을 한 결과에 의하면 RISC와 CISC와 같은 범용 프로세서는 전력 소모를 최대 $35\%$까지 감소되었다. 그리고 전파 지연이 많이 감소되었고 CPU의 반입과 수행 사이클의 빈도수가 증가됨에 따라 연산의 전체 빈도수가 증가되었다.

• 한국정보통신학회논문지
• /
• 제7권7호
• /
• pp.1471-1477
• /
• 2003

고속의 수십기가급의 VPN을 구현할 수 있는 제품은 방화벽시스템(Firewall), 라우터, 인터넷 게이트웨이, 원격 접속 서버(Remote Access Server), Windows NT Sewer, VPN 전용 장치 그리고 VPN 소프트웨어 등을 들 수 있지만, 현재까지 어떤 제품 그리고 기술도 지배적인 방법으로 대두되지는 않고 있다. 국내외적으로 수십 Giga급 이상의 VPN 보안장비와 관련된 체계화된 이론의 부족으로 인하여 관련된 연구는 많이 부족한 현실이며, 체계적이고 전문적인 연구를 수행하기 위해서는 많은 연구 활동이 필요하다. 결과적으로 향후 차세대 초고속 네트워크에서의 정보보호와 효과적인 네트워크 자원을 활용하기 위해서는 반드시 수십Giga급 이상의 VPN 보안장비에 대한 연구가 활발히 진행되리라 예상된다. 따라서 본 논문에서는 수십Giga급의 고속 정보보호시스템 구현 시 반드시 필요로 되는 암호화 칩의 성능을 비교 분석하고, 가능성을 제시한다.

• 한국정보통신학회논문지
• /
• 제16권5호
• /
• pp.1095-1101
• /
• 2012

본 논문은 DSP 제어기와 IGBT 구동기를 이용하는 조립과 공급의 자동처리를 위한 BLDC 서보 모터 제어시스템 설계를 제안한다. 조립, 공급 자동처리 시스템은 다양한 동작을 위해 서보모터의 토크, 속도, 위치 제어를 필요로한다. 본 논문은 이러한 서보제어를 벡터제어와 공간벡터 PWM 기법을 이용하여 구현한다. 제어기의 CPU 로서 PWM 파형발생기, A/D 컨버터, SPI 통신 포트 및 많은 입/출력 포트를 갖는 TMS320F240 DSP를 채택하였다. 이 제어시스템은 메인 호스트 PC 가 위로부터의 명령을 전달하고 끝단의 서보제어기의 상태들을 모니터링하는 세 개의 부 DSP시스템을 관리하는 3레벨의 계층적 구조로 이루어져 있다. 각 부 DSP 시스템은 DSP와 IPM을 사용하여 BLDC 서보모터를 제어하는 8개의 BLDC 서보모터제어부를 운영한다. 호스트 시스템과 중간의 DSP는 RS-422을 이용하여 통신하며, 주프로세서와 제어기는 SPI 포트를 이용하여 통신한다.

• 융합신호처리학회논문지
• /
• 제4권3호
• /
• pp.49-54
• /
• 2003

본 논문에서는 PID 제어기 응답을 보상하기위해 자기구성 신경망 보상기를 추가한 제어기를 제안한다. 기존의 PID 제어기는 제어기 설계가 간단하나 계수값을 설정하는데 많은 시행착오가 필요하다. 그리고, 신경망 제어 방식은 여러 파라미터들을 설계자의 임의에 따라 결정함으로써 최적의 구조를 갖지 못하는 단점이 있다. 본 논문에서는 이러한 문제를 해결하기위해 역전파 알고리즘을 기본으로 하여 은닉계층 노드의 활성화 함수로 가우시안 포텐셜함수를 사용하는 자기구성 신경망을 사용해, PID 제어기의 출력을 보상하도록 하였다. 자기구성 신경망은 학습을 진행함에 따라 가우시안 함수의 위치와 모양, 갯수가 자동으로 조정 되도록 하였다. 자기구성 신경망 보상기를 추가한 PID 제어기의 성능을 확인하기 위해서 2차 플랜트에 적용하여 모의 실험하였으며 DSP 프로세서를 사용하여 제어기를 구현한 후 유압 서보시스템의 속도 제어에 적용하여 실험결과를 관찰하였다.