• Title/Summary/Keyword: 표면 실장 기술

Search Result 69, Processing Time 0.025 seconds

Design and fabrication of the surface mountable VCO operating at 3V for PCS handset (3V에 동작하는 PCS 단말기용 표면실장형 전압제어 발전기의 설계 및 제작)

  • 염경환
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.21 no.3
    • /
    • pp.784-794
    • /
    • 1996
  • In this papre, the design and the fabrication of the surface mountable voltage controlled oscillator is described for local oscillator in PCS(WACS/TDMA) handset. The VCO employs two silicon bipolar transistors of $f_{gamma}$ of 4 GHz as active devices. These are asembled to form the VCO on the 4 layer PCB of the size $12{\times}10mm$which provides the strip line resonator at the third layer. The fabricated VCO shows tuning rage over 50 MHz, phase noise -100 dBc/Hz at the 100 kHz frequency offset, and 0 dBm output power with the consumption of 22 mA at 3V. It is belived that the size will be more reduced by employing 1005 chip components and that the current consumption will be improved by employing transistors of higher $f_{gamma}$.

  • PDF

A Study on Effect of Pad Design on Assembly and Adhesion Reliability of Surface Mount Technology (SMT) (표면실장기술(SMT)의 조립 및 접합 신뢰성에 대한 패드설계의 영향에 관한 연구)

  • Park, Dong-Woon;Yu, Myeong-Hyeon;Kim, Hak-sung
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.29 no.3
    • /
    • pp.31-35
    • /
    • 2022
  • Recently, with the 4th industrial revolution, the demand for high-density semiconductors for large-capacity data processing is increasing. Researchers are interested in researching the reliability of surface mount technology (SMT). In this study, the effect of PCB pad design on assembly and adhesion reliability of passive component was analyzed using design of experiment (DOE). The DOE method was established using the pad length, width, and distance between pads of the PCB as variables. The assembly defect rate of the passive element after the reflow process was derived according to the misplacement direction of the chip resistor. The shear force between the passive element and the PCB was measured using shear tests. In addition, the shape of the solder according to the pad design was analyzed through cross-sectional analysis.

Electroless Cu plating solution for laser direct structuring(LDS ) (레이저 직접 성형 입체회로부품용 무전해 동 도금액)

  • Kim, Dong-Hyeon;Lee, Seong-Jun;Lee, Seong-Mo;Yu, Myeong-Jae;Hwang, Sun-Mi;Jeong, Ho-Cheol;Lee, Jin-Seong
    • Proceedings of the Korean Institute of Surface Engineering Conference
    • /
    • 2018.06a
    • /
    • pp.34-34
    • /
    • 2018
  • 레이저를 통한 플라스틱 일체형 회로형성 기술은 레이저 직접 성형 (Laser Direct Structuring, LDS) 기술과 도금기술을 이용하여 기판 표면에 전도성 회로 패턴을 형성하고 소자를 집적하여 부품을 제작하는 기술이다. 종래에는 PCB 기반의 평면기판을 기반으로 하여 제작된 소자와 부품이 전자제품의 주를 이루었으나, 최근 소자의 집적화와 제품 디자인의 유연화(flexible)로 굽힘(bendable) 형태의 스마트 시계와 같은 웨어러블(wearable) 전자 제품이 출시되었으며, 레이저를 통한 플라스틱 일체형 회로형성 기술은 미래 사회의 주를 이룰 웨어러블 형태의 제품의 상용화를 가능하게 할 뿐만 아니라 회로 집적이 가능하여 제품 혁신을 주도할 기술로 주목 받고 있다. 본 연구에서는 LDS 부품의 미세 회로 구현을 위한 공정 기술 개발에 있어서 고생산성 무전해 동도금액 및 부품 실장을 위한 표면처리 기술 개발에 대한 결과를 보고한다. 미세 회로 패터닝 기술의 상용화를 위해서는 도금액의 안정성뿐만 아니라 고속 공정기술이 필요하다, 현재 국내 무전해 동 도금의 석출 속도는 시간 당 $4{\sim}5{\mu}m$ 내외이기 때문에, 생산성을 향상시키기 위해서는 시간 당 $10{\mu}m$ 정도의 고속 무전해 동 도금 공정 개발 필요하다.

  • PDF

Development of the Air Stick Feeder for Inserting the Relay (릴레이 삽입을 위한 에어 스틱 피더의 개발)

  • Kim, Young-Min;Kim, Chi-Su
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.16 no.2
    • /
    • pp.1398-1402
    • /
    • 2015
  • In surface mount technology, the use of technology implemented using a Chip Mounter relay that is inserted into the junction box, etc. car is increasing. On the other hand, there is a need for technology to reduce the weight of the heavy component of the relay attached to different Stick Tube generally chips. Therefore, rather than existing technology, this study improved the algorithm of the system to provide a mechanical structure using Air to supply greater stability using this the component feeder utilizing the Stick Tube proposed technology. When the equipment installed in the Air Stick Feeder was used, the effectiveness, such as increased production and reduced disposal expense, was improved.

Efficient way to clean Solder Printer Nozzles

  • Kim, Young-Min;Kim, Chi-Su
    • Journal of the Korea Society of Computer and Information
    • /
    • v.27 no.11
    • /
    • pp.115-121
    • /
    • 2022
  • In surface mount technology (SMT), the screen printer, which is an equipment for applying solder cream, has a lot of poor coating as the pad becomes smaller. To solve this problem, a jet printer is being used recently. However, if the nozzle at the end of the valve applied to the jet printer head is not cleaned, solder cream remains or an error occurs. To prevent this, the nozzles should be cleaned periodically. In this paper, a more stable cleaning method than the existing technology is presented for the stable application of solder cream on a jet printer. In this method, cut a 35mm wide mujin cloth, wrap it in a roll, and rotate it with a DC geared motor on the other side to clean it. As a result, it was confirmed that the solder paste was not left on the nozzle surface and was well wiped when cleaning with about 2,000 dotting cycles.

The Method to Reduce the Driving Time in (sLa-Camera-pRd) type ((sLa-Camera-pRd)타입의 구동시간 단축 방법)

  • Kim, Soon-Ho;Kim, Chi-Su
    • Journal of the Korea Convergence Society
    • /
    • v.9 no.12
    • /
    • pp.1-7
    • /
    • 2018
  • Gentry is responsible for moving the fine chip in the device that mounts the chip on the PCB. However, it is not easy to increase productivity because of the mechanical limitations of the gantry. Therefore, in this paper, we try to solve the method to increase the productivity by software. For this purpose, we propose a method to improve the productivity by shortening the movement time of the gantry. First, we calculated the total travel time for the current method(stop-motion). In addition, the total travel time is also calculated for the travel time reduction method presented in this paper. This method reduces the travel time by checking parts without stopping in front of the camera. As a result, we showed that the proposed method shortened the time of 16%. In the future, we will study time calculation methods for other types.

Developed high ductility electroless nickel plating solution (고연성 무전해 Ni-P 도금액 개발)

  • Lee, Seong-Jun;Nguyen, Van Phuong;Park, Jun-Yeong;Seo, Heung-Sik;Kim, Dong-Hyeon
    • Proceedings of the Korean Institute of Surface Engineering Conference
    • /
    • 2018.06a
    • /
    • pp.99-99
    • /
    • 2018
  • 본 연구는 무전해 니켈 도금 공정에서 고연성을 요구하는 Flexible 기판상에 많이 사용되어지고 있는 무전해 니켈 도금액 평가에 관한 것이다. 무전해 도금을 이용하여 도금된 표면은 다양한 패키징 분야에서의 높은 밀도를 가지는 초소형 소자 등의 실장 표면이나 접합 계면으로 사용되고 있는 등 부품 소재 산업에서의 중요성이 점차 증가되고 있다. 고연성 무전해 Ni-P 도금개발을 통하여 얻고자하는 기술적 과제는 도금층에 높은 연성을 제공하고 안정성이 향상된 무전해 니켈 도금액을 제공하는 것이다.

  • PDF

The Study of Standardization for Pb-free Solder Ball (무연 납땜용 볼의 표준화에 관한 연구)

  • 김성철;최승철;김원중
    • Proceedings of the International Microelectronics And Packaging Society Conference
    • /
    • 2002.05a
    • /
    • pp.219-223
    • /
    • 2002
  • 전자부품의 고성능화 고집적화를 위한 표면실장기술의 발전과 환경과 건강에 대한 관심의 증가로 땜납 중의 납의 독성과 그에 따른 납 사용 규제 움직임과 선진국의 법규제에 대응 하여 무연 땜납이 개발되고 있다. 본 연구는 이러한 배경에서 무연 땜납용 볼에 관한 기술정보의 유용성의 제고와 객관적인 비교평가를 위한 표준을 제시하는데 그 목적이 있다. 본 연구에서는 납점용 볼의 표준화 현황을 조사하고, 기업을 대상으로 설문조사를 실시하여 납땜용 볼에 대한 인식과 표준화 현황을 조사하였다. 또, 기존에 납땜용 볼에 관하여 발표되었던 자료들을 조사하여, 유연.무연 납땜용 볼의 품질특성과 그 평가방법을 비교하여 연구하였다. 무연 납땜용 볼은 외관이 거칠고, 융점과 표면장력의 차이로 인하여 젖음성이 떨어지며, 리플로우 조건에 따라 접합부의 높이에 변화가 있으며, 접합강도는 높아지는 특성을 보였으며 접합부의 신뢰성에서도 유연 납땜용 볼과는 많은 차이를 보였다. 이런 무연 땜납의 특성을 감안하여, 몇 가지 품질특성별 평가방법 및 기준을 제시하였다.

  • PDF

Development of Dual Band Synthesizer Module(SMD Type) (Dual Band PLL Synthesizer Module(SMD형) 개발에 관한 연구)

  • 윤종남
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.9 no.1
    • /
    • pp.15-20
    • /
    • 2002
  • In this project, we hale developed various techniques for subminiaturization, surface implementation, high frequency design, small-size SMD, performance test and application of the Dual PLL module, which is a core component for the personal communication systems. We also obtained base techniques for the next-generation Dual PLL module design and fabrication techniques for an internationally competitive subminiature Dual PLL module.

  • PDF

Fbrication of tapered Via hole on Si wafer for non-defect Cu filling (결함없는 구리 충진을 위한 경사벽을 갖는 Via 홀 형성 연구)

  • Kim, In-Rak;Lee, Yeong-Gon;Lee, Wang-Gu;Jeong, Jae-Pil
    • Proceedings of the Korean Institute of Surface Engineering Conference
    • /
    • 2009.05a
    • /
    • pp.239-241
    • /
    • 2009
  • DRIE(Deep Ion Reactive Etching) 공정은 실리콘 웨이퍼를 식각하는 기술로서 Si wafer 비아 홀 제조에 주로 사용되고 있다. 즉, DRIE 공정은 식각 및 보호층 증착을 반복함으로써 직진성 식각을 가능하게 하는 공정이다. 또한, 3차원 적층 실장에서 Si wafer 비아 홀에 결함없이 효과적으로 구리 충진을 하기 위해서는 직각형 via보다 경사벽을 가진 via가 형상적으로 유리하다. 본 연구에서는 3차원 적층을 위한 Si wafer 비아 홀의 결함 없는 효과적인 구리 충진을 위해, DRIE 공정을 이용하여 기존의 경사벽을 가지는 via 흘 형성 공정보다 더욱 효과적인 공정을 개발하였다.

  • PDF