• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2014년도 추계학술대회 논문집
• /
• pp.156-157
• /
• 2014

수소 분리막은 수소 분리층과 지지체로 구분되며, 수소 분리막의 수소 투과 및 선택도는 지지체의 표면조도, 평탄도 및 거대기공 크기에 크게 의존한다. 본 연구에서는 표면연마 및 $ZrO_2$ 파우더 매립을 사용한 표면처리 공정을 통해 다 공성 스테인레스 강 지지체의 표면조도 및 평탄도와 거대기공을 제어함으로써 균일하고 치밀한 분리층을 형성 할 수 있었으며, 상용화 공정($350^{\circ}C{\sim}500^{\circ}C$, 1bar(${\Delta}P$))에서 무한대의 수소 선택도와 $17.5ml/min{\cdot}cm^2{\cdot}atm$의 수소 투과도를 얻을 수 있었다.

• 대한화학회지
• /
• 제45권4호
• /
• pp.351-356
• /
• 2001

철, 코발트, 니켈 합금을 이용한 탄소확산-수소플라즈마 에칭법으로 다이아몬드 자체막의 표면을 매우 평탄하게 할 수 있었다. 이 방법에서의 다이아몬드 자체막을 합금과 몰리브데늄 기판 사이에 위치시켜 금속-다이아몬드-몰리브데늄(MDM) 샌드위치 형태의 샘플 세 트를 이루게 하였다. 이 샘플세트를 마이크로 웨이브 플라즈마 장치에 장착하여 수소 플라즈마를 발생시켜서 기판온도가 섭씨 1,000 이상이 되도록 하였다. 이와 같은 과정들은 탄소확산-수소플라즈마 방법이라고 하였다. 다이아몬드 자체막 표면을 에칭한 후 표면 거칠기, 표면형상, 에칭한 다이아몬드 표면속의 불순물의 침투를 조사하였다. 결론적으로, 탄소 확산-수소 플라즈마 에칭법은 전자 디바이스에 응용할 수 있는 매우 평탄한 다이아몬드 표면을 형성시키는 방법임을 알 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.649-650
• /
• 2005

반도체는 고집적화, 고속도화, 저전력화를 목적으로 발전하고 있다. 이를 위하여 design rule의 감소, 새로운 물질과 프로세스의 적용 등 많은 연구가 이루어지고 있으며, RC delay time을 줄이기 위한 Cu 와 저유전율 재료의 적용이 그 대표적인 예라 할 수 있다. Cu 배선은 기존의 Al 배선에 비하여 높은 전자이동 (electro-migration)과 응력 이동 (stress-migration) 저항을 가짐으로써 전기적인 성능 (electrical performance) 에서 이점을 가지고 있다. 반도체에서의 Cu 배선 구조는 평탄화된 표면 및 배선들 사이에서의 좋은 전기적인 절연성을 가져야 하며, 이는 디싱(dishing)과 에로젼(erosion)의 중요한 인자가 된다. 기존의 평탄화 공정인 Cu CMP(Chemical Mechanical Polishing)에 있어서 이러한 디싱, 에로전과 같은 결함은 선결되어져야 할 문제로 인식되고 있다. 따라서 본 연구에서는 이러한 결합들을 감소시키기 위한 새로운 평탄화 방법으로 Cu gap-filling 을 하는 동시에 평탄화된 표면을 이루는 ECMD(Electro-Chemical Mechanical Deposition) 공정의 전기적 기계적 특성을 파악하였다.

• 대한토목학회논문집
• /
• 제42권2호
• /
• pp.257-261
• /
• 2022

건축물의 디자인 자유도 향상, 작업자 안전 향상, 비교적 쉬운 납기예측 등의 이점으로 건설 산업에 적용된 3D 프린팅 기술(Additive manufacturing, AM)은 각종 효과성의 검증과 산업적용이 진행되고 있다. 다만, 기존기술대비 낮은 성숙도로 인해, 건축AM기술의 전주기에 발생하는 새로운 문제들을 해소하기 위한 연구들이 진행 중이다. 본 논문에서는 이러한 문제점 중에서도 현장 환경에 건축물을 적층 시공하는 과정에서, 낮은 시공표면평탄이 적층 제조 형상물에 미치는 영향을 확인한다. 특히 레이저 스캐닝을 통한 3차원 재구성 및 정량 분석을 통해, 낮은 평탄도로 인한 불균일한 적층형상물을 분석하고, 이를 해소하기 위한 적층시공전략을 제안한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 춘계학술대회 논문집 전자세라믹스 센서 및 박막재료 반도체재료 일렉트렛트 및 응용기술
• /
• pp.126-129
• /
• 2000

This paper describes on the fabrication of a SOI substrate by SDB technology and electrochemical etch-stop. The surface of the thinned SDB SOI substrate is more uniform than that of grinding or polishing by mechanical method, and this process was found to be very accurate method for SOI thickness control. During electrochemical etch-stop, leakage current versus voltage curves were measured for analysis of the open current potential (OCP) point, the passivation potential (PP) point and anodic passivation potential. The surface roughness and the controlled thickness selectivity of the fabricated a SDB SOI substrate were evaluated by using AFM and SEM, respectively.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.215-215
• /
• 2012

Sillicon Wafer는 순도 99.9999999%의 단결정 규소를 사용하여 만들어진다. 웨이퍼의 표면은 결함이나 오염이 없어야 하고 회로의 정밀도에 영향을 미치기 때문에 고도의 평탄도와 정밀도를 요구한다. 특히 실리콘의 순도는 효율성에 영향을 주는 주요 원인으로 금속의 오염은 실리콘 웨이퍼의 수명을 단축시켜 효율성을 떨어뜨린다. 표면에 흡착된 구리와 니켈은 Silicon 오염의 주요인 중 하나로 알려져 있다. 이 연구는 Silicon Wafer 표면에 흡착된 구리가 내부로 확산되는 메커니즘을 규명하는 것을 목표로 한다. 표면에 구리가 흡착된 상태는 AES 및 LEED로 관찰하였다. 표면에 흡착된 구리의 표면(수평)및 내부(수직)확산은 SIMS를 이용하여 연구하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2002년도 제23회 학술발표회 초록집
• /
• pp.180-180
• /
• 2002

• 한국표면공학회지
• /
• 제36권5호
• /
• pp.418-422
• /
• 2003

평판형 유도결합 플라즈마 식각장비(inductively coupled plasma etcher)를 이용하여 각종 공정조건들에 따른 GaAs의 식각특성을 연구하였다. 공정변수들은 ICP 소스파워(0-500 W), RIE 척파워(0-150 W), 가스 종류($BCl_3$, $BCl_3$/Ar, $BCl_3$/Ne) 및 가스혼합비였다. $BCl_3$ 가스만을 이용하여 GaAs를 식각한 경우보다 25%의 Ar이나 Ne같은 불활성 기체를 혼합한 $15BCl_3$/5Ar, $15BCl_3$/5Ne 가스를 이용한 경우의 식각률이 더 우수한 것을 확인하였다. 그리고 50% 이하의 Ar이 혼합된 $BCl_3$/Ar의 경우는 높은 식각률 (＞4,000 $\AA$/min)과 평탄한 표면(RMS roughness : ＜2 nm)을 얻을 수 있었지만 지나친 양(＞50%)의 Ar의 혼합은 오히려 표면을 거칠게 하거나 식각률을 떨어뜨리는 결과를 가져왔다. 그리고 20 sccm $BCl_3$, 100 W RIE 척파워, 300 W ICP 소스파워, 공정압력이 7.5 mTorr인 조건에서의 GaAs의 식각결과는 아주 우수한 특성(식각률: ∼ 4,000, $\AA$/min, 우수한 수직측벽도: ＞$87^{\circ}$, 평탄한 표면: RMS roughness : ∼0.6 nm)을 나타내었다.

• 한국진공학회지
• /
• 제12권1호
• /
• pp.55-63
• /
• 2003

150 kV급 가스 클러스터 이온 가속기를 제자하여 $CO_2$와 $N_2O$ 클러스터의 크기를 비행시간 측정법을 통하여 조사하였다. Isolated cluster ion impact를 통하여 클러스터 이온이 고체 표면과 충돌시 1nm 정도 놀이와 수십 nm 폭을 가지는 hillock을 형성시키는 것을 원자간 척력 현미경으로 관찰하였다. 또한 hillock이 존재하는 ITO 표면에 $CO_2$ 클러스터 이온을 조사하면 단원자 이온의 충돌시 보이는 sharpening 현상과는 다른 다중 충돌에 의한 sputtering 효과가 관찰되었으며, 25 kV의 가속 전압에서 $CO_2$ 클러스터 이온을 $5\times10^{-14}\textrm{cm}^2$ 만큼을 ITO 표면에 조사시킨 경우에는 표면이 평탄화되었다. 또한 표면 거칠기가 0.3 nm 정도인 Si 기판 위에 $CO_2$ 클러스터 이온을 조사하면서 이온 조사량에 따른 표면 형상 및 거칠기의 변화를 조사하였다. $10^{12}\textrm{cm}^2$ 이하의 낮은 이온 조사량에서는 hillock들의 형성과 그 밀도의 증가로 표면의 거칠기가 증가하는 surface embossment 현상이 지배적으로 이루어졌으며, 형성된 hillock의 면적과 비조사된 곳의 면적이 같아지는 임계 이온 조사량부터는 hillock이 스퍼터링되고 그 원자들의 표면확산에 따른 hillock 사이의 valley들이 채워지는 스퍼터링과 표면의 평탄화가 이루어지는 구간이 관찰되었고, 그 이후 더 높은 이온 조사량부터는 깊이 방향으로의 식각이 진행되는 연차적인 충돌과정이 관찰되었다.

• 한국게임학회 논문지
• /
• 제9권2호
• /
• pp.135-142
• /
• 2009

메쉬 평탄화는 메쉬 표면의 잡음을 제거하는 것으로써 일반적으로 평탄화 필터를 적용하여 수행한다. 하지만 전체 과정이 CPU에서 수행되기 때문에 많은 실행 시간이 걸리는 문제점을 가진다. GPU는 부동소수점 연산에 특화되어 CPU에 비해 빠른 연산이 가능하기 때문에 복잡한 연산을 실시간으로 처리하는 것이 가능하다. 특히 메쉬 평탄화 과정은 메쉬의 각 정점이나 삼각형을 기반으로 같은 연산을 반복하기 때문에 GPU의 병렬 처리에 적합하다. 본 논문에서는 양방향 필터링에 GPU의 병렬 처리를 이용함으로써 메쉬 평탄화의 수행 시간을 줄이는 방법을 제안한다. 먼저 양방향 필터링을 위해 메쉬의 각 정점에 인접하는 삼각형들을 찾고 이들의 법선 벡터의 평균을 계산하여 정점들의 법선 벡터를 구한다. 양방향 필터링으로 각 정점의 새 위치를 계산하고 앞의 과정을 다시 수행하여 정점들의 새 법선 벡터를 계산한다.