• Title/Summary/Keyword: 표면이상층

Search Result 608, Processing Time 0.033 seconds

A Multiple Branching Algorithm of Contour Triangulation by Cascading Double Branching Method (이중분기 확장을 통한 등치선 삼각화의 다중분기 알고리즘)

  • Choi, Young-Kyu
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.27 no.2
    • /
    • pp.123-134
    • /
    • 2000
  • This paper addresses a new triangulation method for constructing surface model from a set of wire-frame contours. The most important problem of contour triangulation is the branching problem, and we provide a new solution for the double branching problem, which occurs frequently in real data. The multiple branching problem is treated as a set of double branchings and an algorithm based on contour merging is developed. Our double branching algorithm is based on partitioning of root contour by Toussiant's polygon triangulation algorithml[14]. Our double branching algorithm produces quite natural surface model even if the branch contours are very complicate in shape. We treat the multiple branching problem as a problem of coarse section sampling in z-direction, and provide a new multiple branching algorithm which iteratively merge a pair of branch contours using imaginary interpolating contours. Our method is a natural and systematic solution for the general branching problem of contour triangulation. The result shows that our method works well even though there are many complicated branches in the object.

  • PDF

빗각 증착을 이용한 알루미늄 박막의 구조 제어

  • Yang, Ji-Hun;Park, Hye-Seon;Jeong, Jae-Hun;Song, Min-A;Jeong, Jae-In
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.02a
    • /
    • pp.182-182
    • /
    • 2013
  • 빗각 증착은 입사 증기가 기판에 수직하게 입사하는 일반적인 공정과는 다르게 증기가 기판의 수직선과 $0^{\circ}$ 이상의 각을 갖는 증착 방법을 의미한다. 빗각 증착으로 코팅층의 구조를 제어하기 위해서는 기판에 입사되는 코팅 물질의 증기가 일정한 각도를 유지해야한다. 공정 압력이 높아서 증기의 자유행로가 짧아지면 기판에 도달하는 코팅 물질이 일정한 각도를 유지하지 못하기 때문에 코팅층의 구조제어가 어렵고 일반적인 코팅 공정과 유사한 구조의 코팅층을 얻게 된다. 빗각 증착을 공정 압력이 비교적 낮은 전자빔 증착이나 열 기상증착 등의 코팅 공정에서 실시하는 이유이다. 본 연구는 공정 압력이 ${\sim}10^{-3}$ torr로 비교적 높은 스퍼터링 공정에서 빗각 증착을 실시하여 코팅층의 구조제어가 가능한지를 확인하였다. 실험에 사용된 물질은 알루미늄이었으며 빗각은 $0{\sim}90^{\circ}$를 사용하였다. 실험 결과 빗각의 크기가 $60^{\circ}$ 이하에서는 알루미늄 박막의 구조 변화를 관찰하지 못했으며 $45^{\circ}$와 같은 특정한 빗각에서 밀도가 높은 코팅층을 확인할 수 있었다. 이러한 높은 밀도를 갖는 알루미늄 박막은 강판의 부식을 방지하기 위한 보호막으로 적용이 가능할 것으로 판단되며 염수분무시험 결과 200시간 이상의 높은 적청 발생 시간을 보였다. $60^{\circ}$ 이상의 빗각으로 코팅된 알루미늄 박막에서 독립적으로 형성된 주상정을 관찰할 수 있었다. 빗각의 크기가 $90^{\circ}$로 스퍼터링 타겟과 기판을 수직하게 위치시켜도 알루미늄 박막이 코팅되는 것을 확인할 수 있었으며 일정한 각도를 가지는 주상정을 관찰할 수 있었다. 이러한 주상정의 알루미늄은 비교적 큰 표면적을 가지고 있기 때문에 가스 센서 등 다양한 응용분야에 적용이 가능할 것으로 판단된다. 앞서 설명한 실험결과와 같이 스퍼터링과 같이 공정 압력이 비교적 높은 공정에서도 빗각 증착을 이용한 코팅층의 구조 제어가 가능하다는 것을 확인할 수 있었다.

  • PDF

Effect of Toluene Added to Casting Solution on Characteristic of Phase Inversion Polysulfone Membrane (상전환 공정에 의한 폴리설폰막의 제조에 있어 제막용액에 첨가된 톨루엔의 영향)

  • Choi, Seung-Rag;Park, So-Jin;Seo, Bum-Kyoung;Lee, Kune Woo;Han, Myeong-Jin
    • Applied Chemistry for Engineering
    • /
    • v.19 no.6
    • /
    • pp.633-639
    • /
    • 2008
  • Polysulfone membranes were prepared via the phase inversion process. Toluene was added as a nonsolvent additive in the casting solution containing a mixture of polysulfone and n-methylpyrrolidone. When prepared via the diffusion-induced process using isopropanol as a precipitation nonsolvent, the solidified membranes revealed a similar asymmetric structure irrespective of the addition of toluene, presenting both a dense skin layer and a sponge-like support layer. The added toluene played a role of enhancing liquid-liquid phase separation of the casting solution, and skin layer thickness of a prepared membrane increased with toluene content in the casting solution. On membrane performance, the solute rejection showed a uniform behavior irrespective of the addition of toluene. However, in spite of the significant increase in dense skin layer thickness, the water permeation through the membrane prepared with 60 wt% toluene revealed five times as much flux, compared with that of the membrane prepared without toluene additive.

Measuring Method of Formaldehyde Emission for Plywood (합판의 포름알데히드방산량 측정방법)

  • Lee, Sang-Min;Park, Jong-Young;Kang, Eun-Chang;Kim, Su-Woun;Han, Seung-Tak
    • Journal of the Korean Wood Science and Technology
    • /
    • v.38 no.1
    • /
    • pp.11-16
    • /
    • 2010
  • Unlike other composites boards such as fiberboard and particleboard, plywood is manufactured with sheets of veneers. When the plywood manufactured, the adhesive is spreaded through gluelines on each surface of veneers. For that reason, formaldehyde emission of plywood can be considered as different way. Therefore, this research was conducted to understand the formaldehyde emission pattern of plywood. To measure formaldehyde emission, four different specimen preparing methods were used. The test specimen taken by a total surface area, a given number and a total side area showed inconsistent results. On the other hand, the result of formaldehyde emission showed consistency when considered only the length of adhesive layers.

a-Si:H/a-SiN:H 계면에서 각각 phosphorus로 도핑된 층이 TFT 이동도에 미치는 영향

  • Ji, Jeong-Hwan;Lee, Sang-Gwon;Kim, Byeong-Ju;Mun, Yeong-Sun;Choe, Si-Yeong
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.02a
    • /
    • pp.254-254
    • /
    • 2011
  • 현재 AMLCD(Active Matrix Liquid Crystal Display)는 노트북, 컴퓨터, TV등 여러 영상매체에 있어 가장 많이 활용되고 있는 디스플레이로 손꼽힌다. AMLCD에 구동소자로 사용되는 a-Si:H TFT는 낮은 제조비용과 축적된 기술을 바탕으로 가장 많이 쓰이고 있다. 특히 a-Si이 가지는 소형화나 대형화의 편의성은 모바일 기기, projection TV, 광고용 패널 등 적용분야가 점점 넓어지고 있는 추세이다. 하지만 a-Si라는 물질 자체가 가지는 낮은 이동도는 더 많은 application을 위해 해결되어야 할 과제이다. 낮은 이동도는 a-Si 실리콘 원자간 결합의 불규칙성 및 무질서와 dangling bond에 의한 localize state(deep trap, band tail)의 존재 때문에 발생하며 결과적으로 TFT 소자의 특성의 저하를 가져온다. 앞선 연구에서는 carrier이동도의 개선을 위해서 첫 번째로 insulator층과 active층 사이의 계면 상태를 향상시키기 위해 insulator로 쓰이는 a-SiN층 표면에 0~18 sccm의 유량으로 phosphorus를 주입하였다. AFM분석을 해본 결과 phosphorus를 주입함으로써 계면의 roughness가 줄어드는 것을 확인 할 수 있었다. 이러한 계면의 roughness 감소는 표면 산란(surface scattering)및 전자 포획(trap)의 영향을 줄임으로써 이동도의 향상을 가져왔다. 두 번째로 active층으로 쓰이는 a-Si:H 층의 표면에 phosphorus를 0?9sccm의 유량으로 doping하였다. 이로 인해 channel이 형성되는 active 영역에 직접적으로 불순물을 doping됨으로써 전도도를 증가되어 이동도를 향상시켰다. 하지만 지나친 doping은 불순물 산란(impurity scattering)의 증가로 인해 이동도를 저하시키는 결과를 보여 주었다. 본 연구에서는 TFT의 이동도 향상을 위해 두 가지의 technology를 함께 적용시켜 a-SiN/a-Si:H 계면 각각에 phosphorus를 주입 및 doping을 하였다. 모든 박막은 PECVD로 제작하였으며 각 박막의 두께는 a-SiN/a-SiN(phosphorus)/a-Si:H(doped)/a-Si:H/n+ a-Si($2350{\AA}/150{\AA}/150{\AA}/1850{\AA}/150{\AA}$)으로 고정하고 유량을 변화시키면서 특성을 관찰하였다.

  • PDF

Properies of ZrO2 thin films by Atomic Layer Deposition with Carrier Gas Assistant System (수송가스 도움 전구체 공급 장치를 이용한 ZrO2 박막의 원자층 증착 기술)

  • Shin, Woong-Chul;Ryu, Sang-Ouk;Seong, Nak-Jin;Yoon, Soon-Gil
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2007.11a
    • /
    • pp.342-342
    • /
    • 2007
  • 원자층 증착(Atomic Layer Deposition: ALD) 방법은 반응물질들을 펄스형태로 챔버에 공급하여 기판 표면에 반응물질의 표면 포화반응에 의한 화학적 흡착과 탈착을 이용한 박막증착기술이다. ALD법은 박막의 조성 정밀제어가 쉽고, 파티클 발생이 없으며, 대면적의 박막 증착시 균일성이 우수하고, 박막 두께의 정밀 조절이 용이한 장점이 있다. 원자층 증착 공정에서 짧은 시간 안에 소스를 충분히 공급하기 위한 방법으로는 소스 온도를 증가시켜 전구체의 증기압을 높여 반응기로의 유입량을 증가시키는 방법, 전구체의 공급시간을 늘리는 방법 등을 들 수 있다. 그러나 전구체 온도를 상승시키는 경우, 공정 조건의 변화가 요구되며 전구체의 변질에 의하여 형성된 막이 의도하는 막 특성을 만족시키지 못하게 되는 문제점이 발생될 우려가 있다. 그리고 전구체를 충분히 공급하기 위하여 전구체의 공급시간을 늘이는 방법을 사용하면, 원하는 두께의 막을 형성하기 위하여 소요되는 공정시간이 증가된다. 이를 해결하기 위해 수송가스를 이용한 버블러 형태의 전구체 공급 장치를 사용하지만 이 또한 전구체의 수명을 단축시키는 단점을 가지고 있다. 본 논문에서는 위의 문제점을 극복할 수 있는 새로운 개념의 수송가스 도움 전구체 공급 장치를 소개한다. 본 연구에서 사용된 수송가스 도움 전구체 공급 장치를 가지는 ALD 장비는 Lucida-D200 (NCD Technology사)이며 기판으로는 8인치 실리콘 웨이퍼를 사용하였으며 (TEMA)Zr을 사용하여 ZrO2 박막을 성장하였다. 수송가스 도움 전구체 공급 장치를 사용한 경우, 그렇지 않은 경우 보다 $30^{\circ}C$ 이상 전구체 온도를 낮출 수 있으며, 또한 증착 속도를 약 2배정도 증가시킬 수 있었다. 이들 박막들은 XRD, XPS, AFM 등을 이용하여 결정구조, 결합에너지, 표면 거칠기 등의 특성을 관찰하였다. 그리고 C-V, I-V 측정을 이용해 정전용량, 유전율, 누설전류 등의 전기적 특성을 평가하였다.

  • PDF

표면 거칠기에 따른 전하 이동도 특성 평가

  • Sin, Hye-Seon;Im, Gyeong-Seok;Jang, Mun-Gyu
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2016.02a
    • /
    • pp.342-342
    • /
    • 2016
  • 최근 반도체 제조 공정 기술이 발전함에 따라, 나노 영역에서의 열 및 전기 특성에 관련하여 깊이 있는 연구들이 많이 수행되고 있다. 그 중 반도체 기판의 표면 거칠기는 열전도도 및 전하 이동도와 밀접한 관련이 있으며 나노 소자의 특성을 결정짓는 중요한 요소가 된다. 표면이 거친 정도에 따라 포논 산란 작용이 열적 특성에 영향을 미치며 표면 거칠기와 상응하는 포논의 파장은 이를 산란시켜 열전도도를 감소시키는 것으로 보고되었다[1]. 또한, 트랜지스터의 소형화에 따라 수직 전계가 증가하며 그 결과, 표면 거칠기 성분이 표면에서의 전자 및 홀의 이동 특성에 영향을 미친다. 따라서 원자 층 두께의 표면 거칠기의 중요성이 부각되며 이에 대한 물성 연구가 수행되어야 한다. <100> 벌크 실리콘에서 약산 용액인 500-MIF를 이용하여 시간에 따라 dipping을 진행한 후 표면 거칠기의 변화를 profiler (Tencor P-2)로 측정하여 확인하였다. 거칠기는 dipping을 시작한 후 10분부터 18분까지 약 $3{\AA}/min$의 변화를 가지는 것으로 관측이 되었다. 또한 Hall measurement system으로 벌크 실리콘에서의 온도에 따른 전하 이동도를 측정하였다. 측정 결과, 300 K일 때 p-type 벌크 실리콘의 전형적인 전하 이동도 값인 약 $450cm^2/V{\cdot}s$을 얻었으며, 저온에서는 높은 이동도를 가지다가 온도가 증가할수록 이동도가 감소하는 형태를 확인하였다. 서로 다른 표면 거칠기를 가지는 반도체 기판을 저온부터 상온 이상까지 온도의 변화를 주어 그에 따른 전하 이동도를 측정하고 열전도도 및 전하 이동도의 특성을 분석하였다.

  • PDF

Numerical Analysis of Simultaneous Cooling Process of Upper and Lower Side of Running Hot Steel Strip (주행하는 고온 강재의 상하부 동시 냉각 과정 수치해석)

  • Kwon, Myeon Jae;Park, Il Seouk
    • Transactions of the Korean Society of Mechanical Engineers B
    • /
    • v.38 no.12
    • /
    • pp.1051-1056
    • /
    • 2014
  • After hot rolling, a high-temperature steel plate with a temperature higher than $800^{\circ}C$ is rapidly cooled by multiple circular water jets. In this cooling process, because the temperature of the steel plate is much higher than the boiling point of the cooling water, film-boiling heat transfer occurs and a very thin steam layer forms between the plate surface and the cooling water. The steam layer acts as a thermal resistance that prevents heat transfer between the cooling water and the steel plate. In addition to the film-boiling heat transfer, complex physical phenomena such as the free-surface flow of residual water that accumulated on the material and the material's high-speed motion also occur in the cooling process. In this study, the simultaneous cooling process of the upper and lower sides of a running hot steel strip is investigated using a three-dimensional numerical model and the cooling performances and characteristics of the upper-side cooling and lower-side cooling are compared.

Hybrid 공정을 이용하여 코팅 된 TiAlSiN 박막의 특성 연구

  • Kim, Seong-Hwan;Yang, Ji-Hun;Byeon, In-Seop;Jeong, Jae-In
    • Proceedings of the Korean Institute of Surface Engineering Conference
    • /
    • 2018.06a
    • /
    • pp.130-130
    • /
    • 2018
  • 산업 발전으로 특수합금들이 발달함에 따라 가공할 수 있는 새로운 절삭공구소재들이 개발되어지고 있다. 또한 공구소재보다 코팅개발이 상대적으로 더욱 효과적이기 때문에 코팅 기술 개발이 활발히 진행되고 있다. 일본에서는 새로운 코팅층 물질 개발보다는 기존의 코팅물질을 조합하거나 개량하여 성능을 향상시키는 추세이다. TiAlSiN 박막은 스퍼터링과 음극 아크 소스를 이용한 hybrid 공정을 이용하여 코팅 후 특성을 평가하였다. Ti-50at.%Al의 조성을 갖는 TiAl 합금 타겟은 음극 아크 소스를 이용하여 코팅하였다. 공정 가스는 Ar과 N2의 혼합 가스를 사용하였으며 공정 압력은 $1.0{\times}10^{-2}Torr$이었다. 음극 아크 소스에 인가된 전류는 70 A이었다. TiAlSiN 박막의 Si 함량을 조절하기 위해서 Si은 스퍼터링으로 코팅하였으며 스퍼터링 소스에 인가되는 전력의 세기를 0.29 kW ~ 1.05 kW까지 변화시켰다. 코팅 공정에 사용된 Si 타겟의 순도는 4N이다. TiAlSiN 박막의 Si 함량은 스퍼터링 전력에 따라 3.4 ~ 14.4at%까지 변화하는 것을 확인하였다. TiAlSiN 코팅층의 경도는 초미소 경도계를 이용하여 측정하였으며, Si 함량이 증가하면 TiAlSiN 박막의 경도도 증가하는 것을 확인할 수 있다. TiAlSiN 박막의 Si 함량이 9.2at.%일 때 3000 Hv 이상의 경도를 보였다. TiAlSiN 코팅층의 Si 함량이 14.4at%로 높아지면 경도가 낮아지는 현상을 보였다. TiAlSiN 박막의 Si 함량이 증가하면 내산화성이 향상되는 현상을 확인할 수 있었다.

  • PDF

Variation of Electrical characteristics of the Ni/SiC interface with annealing effect (열처리효과에 따르는 Ni/sic 계면의 전기적 특성)

  • 금병훈;강수창;도석주;제정소;신무환
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 1999.05a
    • /
    • pp.493-496
    • /
    • 1999
  • Ni/3C-SiC 옴믹 접합에 대한 미세구조적-접합 특성과의 상관관계를 규명하였다. 3C-SiC 웨이퍼 위에 저저항 전면 옴믹 적합층을 형성하기 위하여 Ni(t=300$\AA$)을 thermal evaporator를 사용하여 증착하고, 50$0^{\circ}C$, 80$0^{\circ}C$, 103$0^{\circ}C$ 온도에서 30분간(Ar 분위기) 열처리 한 후, scratch test를 실행하여 Ni/3C-SiC의 접착력 특성을 조사하였다. 여러 다른 온도에 따른 Ni/3C-SiC 층의 표면과 계면의 미세구조는 X-ray scattering 법을 사용하였다. 50$0^{\circ}C$ 에서 열처리된 Ni/3C-SiC 층은 가장 낮은 계면 평활도와 가장 높은 표면 평활도를 나타내었다. Ni/3C-SiC 접착력 분석에서 500 $^{\circ}C$ 열처리된 시편의 측정된 임계하중 값은 As-deposited 시편(12 N~ 13 N)보다 훨씬 낮은 2 N~3 N 범위의 값을 보였으나, 열처리 온도가 증가함에 따라 다시 높아지는 경향을 보였다. 미세구조 특성에서는 열처리 온도가 500 $^{\circ}C$ 이상에서는 NiSi$_2$silicides의 domain size는 결정성의 향상에 따라 증가되었다. 결정성 향상이 3C-SiC와 silicides 사이의 격자상수의 낮은 불일치를 완화시키는데 기여 하였 다.

  • PDF