• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2007.11a
• /
• pp.95-100
• /
• 2007

Channel letter용 High Power LED Module 개발하기 위하여, 1W 백색(단색) LED 1EA LED Module과 1W 백색(단색) LED 3EA LED Module, 3W RGB LED 1EA LED Module에 대한 3종의 제품 개발하고, 고효율 RGB LED SMPS 회로 설계, 광색 가변을 위한 RGB LED 최적 배치 및 렌즈 설계, 고출력 1W LED Module 방열 설계 및 기구 개발, SMPS 회로 및 RGB LED 배열 회로 통합 시제품 직접 제작하였다, 신뢰성 평가 및 성능 시험 등을 실시하였으며, T자형 Channel letter에 기존 고휘도 LED Module과 개발된 고출력 LED Nodule을 동시에 적용한 결과, 기존 고휘도 LED Module를 사용하였을 경우에는 $1W{\times}10$개로 10W의 전력을 소비하였으나 개발된 고출력 LED Nodule은 $3W{\times}3$개로 9W의 전력을 소비하였으며 1W의 에너지가 절감되었음에도 불구하고 평균 휘도는 약 2.5배, 균제도는 1.43 배가 더 우수한 결과를 얻었다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.9 no.5
• /
• pp.12-18
• /
• 1972

The relation between output SNR and mth harmonic generation is determined for nonlinear system of zero memory type, half wave and the nth power law devices with narrow band form of the unmodulated sinusoidal wave plus zero mean and stationary gaussian noise input. It is found that the optimum generation condition for harmonic component at a small input of SNR is m and n equal 2, while for large input SNR is always n equals 2.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.379-380
• /
• 2014

유도 전동기의 구동을 위한 범용 인버터는 다양한 산업현장의 부하 특성에 맞게 운전 가능하도록 범용성을 지니고 있다. 다양한 부하 중 큰 관성을 가진 부하의 감속시, 혹은 주기적인 패턴으로 변하는 부하의 경우에 인버터는 감속토크를 발생시킨다. 이러한 감속토크는 인버터의 DC 링크단에 회생에너지를 유입시켜 DC 링크 전압을 상승시킨다. 그리고 전압 상승으로 인한 평활 커패시터의 소손을 막기 위해 인버터 출력을 차단시켜 정상적인 운전을 할 수 없다. 본 논문에서는 회생토크가 간헐적으로 발생되는 부하에서 별도의 장치 없이 출력주파수만을 가변하여 출력토크를 평균적으로 제어함으로써, 회생에너지에 의한 DC 링크 전압상승을 방지하는 알고리즘을 제안하였다. 그리고 22kW 유도전동기 실험을 통해 이를 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.279-280
• /
• 2014

이 논문에서는 단상 디지털 역률 제어 보상 기법(PFC)을 제안한다. 제안된 방법은 인덕터 전류의 첨두값을 예측하고 기울기 보상 방법을 적용하여 제어기 출력을 생성함으로써 인덕터 전류의 첨두값을 제한하고, 스위칭 한 주기 안에 연속 도통 모드(CCM)과 불연속 도통 모드(DCM) 전류 제어를 완료한다. 따라서 기존 디지털 평균 전류 제어기에서 문제시 되었던 DCM-CCM 변환구간 즉 경계 도통 모드(BCM)에서 입력 전류 왜곡을 저감하였다. 제안된 제어기법의 유효성은 입력 전압 230Vac, 출력 전압 400V, 출력 750W급의 시제품 실험을 통해 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.247-248
• /
• 2015

본 논문에서는 최근 서버에 적용되고 있는 180~305 Vac의 높은 입력에 대한 종속 벅 부스트 형태의 역률 보상 회로를 제안한다. 제안된 컨버터는 277 Vac인 공칭 입력 전압에서 기존 부스트 역률 보상 회로와 동일하게 동작하며, 277 Vac 이상의 입력에서는 추가된 벅 스위치의 간단한 피드-포워드 제어를 통해 부스트 단의 평균 입력 전압을 낮추는 방법을 사용한다. 따라서, 277 Vac 이상의 높은 입력 전압에서도 기존 보다 낮은 출력 전압으로 컨버터가 동작하기 때문에, 기존의 부스트 컨버터에 비해 출력 콘덴서의 크기와 부스트 스위치, 다이오드의 전압 스트레스를 감소시킬 수 있다. 이를 통해 공칭 입력 전압에서 부스트 스위치의 스위칭 손실을 감소시킬 수 있고 높은 전력 밀도를 가질 수 있다. 본 논문에서는 제안된 컨버터의 분석과 함께, 유효성 확인을 위해 입력 180~305 Vac, 출력 400 V, 750 W 급 컨버터를 제작하였으며 실험을 통해 얻은 결과를 제시하였다.

• Proceedings of the IEEK Conference
• /
• 2004.06a
• /
• pp.63-66
• /
• 2004

본 논문에서는 채널간간섭 자기소거를 위한 부대역 부호화기법에 따른 직교 주파수분할다중화의 첨두전력대 평균전력비가 분석된다. 인접부대역에 대척신호를 할당하는 기존 상관부호화의 경우 전송신호열에서 형상성분이 발생되며, 이로 인하여 직교 주파수분할다중화 시스템의 첨두전력 대 평균전력비가 최대 3dB 가량 증가됨을 이론적$\cdot$실험적으로 검증한다. 그리고 이와 같은 형상성분을 제거할 수 있는 새로운 부대역 부호화기법이 제시된다. 여기서는 인접부대역에 할당되는 신호쌍의 위상차가 신호사상기의 출력에 따라 변화된다. 그 결과, 새로운 부대역 부호화기법이 적용된 시스템은 기존의 시스템보다 $2\~3dB$ 적은 첨두전력 대 평균전력비를 가지는 것을 확인할 수 있다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.20 no.2
• /
• pp.107-114
• /
• 2009

In this paper, high efficiency amplifier configuration is proposed using the reconfigurable power divider. In order to enhance average efficiency of linear power amplifiers for wireless communication, it is required to increase efficiency in low output power region. The proposed power divider operates in two modes, high power mode and low power mode, according to output power. In each mode, it allows impedance matches and low loss, which is made possible by employing two $\lambda/4$ coupled lines and two switches. The fabricated power divider shows the return loss ($S_{11}$) and insertion loss ($S_{21}$) of -16.49 dB and -0.83 dB, respectively, in low power mode. In high power mode, the measured return loss ($S_{11}$) and insertion loss ($S_{31}$) are -16.28 dB and -0.73 dB, respectively. This result successfully demonstrates the reconfigurability of the proposed power divider.

• Transactions of the Korean Society of Mechanical Engineers
• /
• v.16 no.1
• /
• pp.1-12
• /
• 1992

Generally, laser machines with high generated power can be developed by means of enhancing their mean power, since the enhancement of mean power exerts an influence on peripheral parameters and machining performance. In this research, we evaluate the various machining properties by the use of two machines which bear different mean power each other, so that we may study various effects of the enhancement of mean power. As a result, when the mean power comes to be enhanced to 75%, we obtain the increase of output energy up to 69% and of peak power more than 95%, and also obtain almost twice of the cutting speed. Moreover we find the fact that if the test pieces have enough thickness in contrast with output energy, the pulse frequency moves toward the frequency bandwidth which takes proportion to the cutting speed mas well as to the amount of material removal per unit time. In addition it is finally obtained that the laser machine with high output power yields small taper degrees at kerf parts, while it has large cutting widiths and dross lengths.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.21 no.11
• /
• pp.2009-2014
• /
• 2017

A novel structure of phase locked loop (PLL) with a time constant comparator and a current compensator has been proposed. The proposed PLL uses small capacitors which are impossible for stable operation in a conventional PLL. It is small enough to be integrated into a single chip. The time constant comparator detects the loop filter output voltage variations using signals which are passed through small and large RC time constants. The signal from the large RC time constant node is the average of the loop filter output voltage. The output voltage of another node is approximately equal to the present loop filter voltage. The output of the time constant comparator controls a current compensator and charge/discharge small size loop filter capacitors. It makes the proposed PLL operate stably. It has been simulated and proved by HSPICE in a CMOS $0.18{\mu}m$ 1.8V process.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.28 no.5A
• /
• pp.305-315
• /
• 2003

MC-CDMA(Multicarrier code division multiple access), which is based on a combination of OFDM(orthogonal frequency division multiplexing) and CDMA(code division multiple access), has gained a lot of interests in wireless multimedia communications, as high speed data transmission is required for mobile services. MC-CDMA has many advantages for broadband high speed data transmission in multipath environment because it can offer both advantages of the CDMA and the OFDM. However, A high PAPR(peak to average power ratio) problem, which is a major drawback of OFDM, is also shown in the MC-CDMA. In this paper, we propose a new phase factor optimization scheme to reduce complexity in PTS(partial transmit sequence) to reduce PAPR. We also analyze the performance of the MC-CDMA with various PTS schemes to investigate the relations between PAPR characteristics and effect of nonlinear distortion of a high power amplifier. Our simulation results reveal that the proposed PTS scheme reduces PAPR about 0.2∼0.5 dB even with 25% reduced- complexity compared to the conventional scheme.