• Title/Summary/Keyword: 패턴 쌍

Search Result 107, Processing Time 0.024 seconds

Image Registration Using Repetitive Patterns (반복 패턴을 이용한 영상 정합)

  • Ha, Seong Jong;Cho, Nam Ik
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2012.07a
    • /
    • pp.306-308
    • /
    • 2012
  • 본 논문은 특징 클러스터에 대한 묘사에 기반한 새로운 특징 기반 영상 정합을 제안한다. 추출되는 특징들을 모두 동등하게 처리하는 기존 방법은 반복 패턴이 존재하는 영상에서는 매칭이 종종 실패하거나 적은 일치점만을 제공한다. 그 이유는 서로 닮아 있는 반복 패턴들로 인해 기하학적으로 일관되지 않은 매칭점들이 발생하거나 거리 비율 테스트를 통과하지 못하기 때문이다. 이에 반해 제안하는 방법은 더 많은 수의 일치점들을 발견할 수 있다. 이를 위해 제안하는 방법은 먼저 추출된 특징들을 반복 패턴으로부터 온 것들과 그렇지 않은 두드러진 특징들로 분리한다. 그런 후 support vector data description을 이용하여 각 반복 패턴들을 묘사한다. 동일하지 않은 영상이 매칭되는 경우를 제거하고 기하학적으로 일관된 일치점들을 제공하기 위해 매칭된 쌍에 대한 기하학적인 단서가 추가된다. 실험을 통해 제안하는 방법은 반복 패턴으로부터 추출된 특징들에 대해 일치점을 제공함으로써 더 많은 수의 일치점을 제공하게 되어 더 정확한 영상 정합을 수행한다는 것을 증명하였다.

  • PDF

Phrase-Pattern-based Korean-to-English Machine Translation System using Two Level Word Selection (두단계 대역어선택 방식을 이용한 구단위 패턴기반 한영 기계번역 시스템)

  • Kim, Jung-Jae;Park, Jun-Sik;Choi, Key-Sun
    • Annual Conference on Human and Language Technology
    • /
    • 1999.10e
    • /
    • pp.209-214
    • /
    • 1999
  • 패턴기반기계번역방식은 원시언어패턴과 그에 대한 대역언어패턴들의 쌍을 이용하여 구문분석과 변환을 수행하는 기계번역방식이다. 패턴기반 기계번역방식은 번역할 때 발생하는 애매성을 해소하기 위해 패턴의 길이를 문장단위까지 늘이기 때문에, 패턴의 수가 급증하는 문제점을 가진다. 본 논문에서는 패턴의 단위를 구단위로 한정시킬 때 발생하는 애매성을 해소하는 방법으로 시소러스를 기반으로 한 두단계 대역어 선택 방식을 제안함으로써 효과적으로 애매성을 감소시키면서 패턴의 길이를 줄이는 모델을 제시한다. 두단계 대역어 선택 방식은 원시언어의 한 패턴에 대해 여러 가능한 목적언어의 대역패턴들이 있을 때, 첫 번째 단계에서는 원시언어 내에서의 제약조건에 맞는 몇가지 대역패턴들을 선택하고, 두번째 단계에서는 목적언어 내에서의 제약조건에 가장 적합한 하나의 대역패턴을 선택하는 방식이다. 또한 본 논문에서는 이와 같은 모델에서 패턴의 수가 코퍼스의 증가에 따른 수렴가능성을 논한다.

  • PDF

A Learning Scheme for Hardware Implementation of Feedforward Neural Networks (FNNs의 하드웨어 구현을 위한 학습방안)

  • Park, Jin-Sung;Cho, Hwa-Hyun;Chae, Jong-Seok;Choi, Myung-Ryul
    • Proceedings of the KIEE Conference
    • /
    • 1999.07g
    • /
    • pp.2974-2976
    • /
    • 1999
  • 본 논문에서는 단일패턴과 다중패턴 학습이 가능한 FNNs(Feedforward Neural Networks)을 하드웨어로 구현하는데 필요한 학습방안을 제안한다. 제안된 학습방안은 기존의 하드웨어 구현에 이용되는 방식과는 전혀 다른 방식이며, 오히려 기존의 소프트웨어 학습방식과 유사하다. 기존의 하드웨어 구현에서 사용되는 방법은 오프라인 학습이나 단일패턴 온 칩(on-chip) 학습방식인데 반해, 제안된 학습방식은 단일/다중패턴은 칩 학습방식으로 다층 FNNs 회로와 학습회로 사이에 스위칭 회로를 넣어 구현되었으며, FNNs의 학습회로는 선형 시냅스 회로와 선형 곱셈기 회로를 사용하여MEBP(Modified Error Back-Propagation) 학습규칙을 구현하였다. 제안된 방식은 기존의 CMOS 공정으로 구현되었고 HSPICE 회로 시뮬레이터로 그 동작을 검증하였다 구현된 FNNs은 어떤 학습패턴 쌍에 의해 유일하게 결정되는 출력 전압을 생성한다. 제안된 학습방안은 향후 학습 가능한 대용량 신경망의 구현에 매우 적합하리라 예상된다.

  • PDF

Content-based image retrieval using adaptive representative color histogram and directional pattern histogram (적응적 대표 컬러 히스토그램과 방향성 패턴 히스토그램을 이용한 내용 기반 영상 검색)

  • Kim Tae-Su;Kim Seung-Jin;Lee Kuhn-Il
    • Journal of the Institute of Electronics Engineers of Korea SP
    • /
    • v.42 no.4 s.304
    • /
    • pp.119-126
    • /
    • 2005
  • We propose a new content-based image retrieval using a representative color histogram and directional pattern histogram that is adaptive to the classification characteristics of the image blocks. In the proposed method the color and pattern feature vectors are extracted according to the characteristics o: the block classification after dividing the image into blocks with a fixed size. First, the divided blocks are classified as either luminance or color blocks depending on the saturation of the block. Thereafter, the color feature vectors are extracted by calculating histograms of the block average luminance co-occurrence for the luminance block and the block average colors for the color blocks. In addition, block directional pattern feature vectors are extracted by calculating histograms after performing the directional gradient classification of the luminance. Experimental results show that the proposed method can outperform the conventional methods as regards the precision and the size of the feature vector dimension.

New Weight Generation Algorithm for Path Delay Fault Test Using BIST (내장된 자체 테스트에서 경로 지연 고장 테스트를 위한 새로운 가중치 계산 알고리듬)

  • Hur, Yun;Kang, Sung-Ho
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.37 no.6
    • /
    • pp.72-84
    • /
    • 2000
  • The test patterns for path delay faults consist of two patterns. So in order to test the delay faults, a new weight generation algorithm that is different from the weight generation algorithm for stuck-at faults must be applied. When deterministic test patterns for weight calculation are used, the deterministic test patterns must be divided into several subsets, so that Hamming distances between patterns are not too long. But this method makes the number of weight sets too large in delay testing, and may generate inaccurate weights. In this pater, we perform fault simulation without pattern partition. Experimental results for ISCAS 89 benchmark circuits prove the effectiveness of the new weight generation algorithm proposed in this paper.

  • PDF

CCR : Tree-pattern based Code-clone Detector (CCR : 트리패턴 기반의 코드클론 탐지기)

  • Lee, Hyo-Sub;Do, Kyung-Goo
    • Journal of Software Assessment and Valuation
    • /
    • v.8 no.2
    • /
    • pp.13-27
    • /
    • 2012
  • This paper presents a tree-pattern based code-clone detector as CCR(Code Clone Ransacker) that finds all clusterd dulpicate pattern by comparing all pair of subtrees in the programs. The pattern included in its entirely in another pattern is ignored since only the largest duplicate patterns are interesed. Evaluation of CCR is high precision and recall. The previous tree-pattern based code-clone detectors are known to have good precision and recall because of comparing program structure. CCR is still high precision and the maximum 5 times higher recall than Asta and about 1.9 times than CloneDigger. The tool also include the majority of Bellon's reference corpus.

Design of the non-blocking pattern generator for the elimination of conflicts in banyan ATM switch (반얀망 ATM 스위치에서 충돌 제거를 위한 비충돌 패턴 발생기 설계)

  • Lee, Joo-Young;Jung, Jae-Il
    • Journal of the Korean Institute of Telematics and Electronics S
    • /
    • v.35S no.12
    • /
    • pp.8-16
    • /
    • 1998
  • In this paper, we propose the non-blocking pattern generator(NBPG) for banyan ATM switches and evaluate the performance by simulation. The proposed NBPG first classifies input cells into two groups. the conflict intended cells are assigned to their new non-blocking input addresses by the conflict table. Simulation results show that the NBPG generates non-blocking address patterns with minimal changes.

  • PDF

Pattern Construction for Semantic Relation Extraction using Verb Information (동사 정보를 활용한 의미 관계 추출을 위한패턴 구축)

  • Kim, Se-Jong;Lee, Yong-Hun;Lee, Jong-Hyeok
    • Annual Conference on Human and Language Technology
    • /
    • 2008.10a
    • /
    • pp.118-123
    • /
    • 2008
  • 온톨로지란 실세계에 존재하는 사물 및 개념, 그리고 용어들 간의 관계들을 컴퓨터가 이해할 수 있는 형태로 표현한 것이다. 온톨로지 구축에 있어서 대용량 코퍼스의 활용은 해당코퍼스에서 등장하는 용어들과 이들 사이에서 나타나는 문자열을 일종의 패턴으로 취급하여 특정 패턴과 함께 나타나는 용어 쌍들을 해당 패턴이 대표하는 의미 관계로 설정하는 방식을 취한다. 그러나 기존의 방법은 주로 두 용어들 사이에서 나타나는 문자열만을 고려하여 패턴을 추출하기 때문에 해당 문장에 포함된 보다 다양한 문장 정보들을 활용할 수 없다. 본 논문은 이러한 한계점을 감안하여, 용어 쌍 사이에서 나타나는 문자열과 주변 동사 정보를 함께 고려함으로써 패턴의 정교성을 향상시키는 방법을 제안한다. 또한 동사들의 동의어를 활용하여 다양한 용어들을 포괄할 수 있는 일반화된 패턴을 구축한다. 본 방법론은 is-a 관계의 경우 64%, part-of 관계의 경우 83%, made-of 관계의 경우 73%, use 관계의 경우 72%의 정확률을 보였으며 모두 기존 방법보다 향상된 결과를 가져왔다.

  • PDF

Efficient Test Generation using Critical-Pair Path in FFR (FFR에서의 임계-쌍 경로를 이용한 효율적인 테스트 생성)

  • 서성환;안광선
    • Journal of the Korean Institute of Telematics and Electronics C
    • /
    • v.36C no.4
    • /
    • pp.1-16
    • /
    • 1999
  • Critical is used frequently in many test generation procedures. In this paper, the critical-pair is defined as a extended concept of critical. Also, the criticality, the critical rate, the critical number, and the critical setting rate are defined which represent the characteristics of critical. In these elements, it is proved that the usage of the critical-pair is more efficient than that of the single critical. in FFR, it is also showed that the critical-pair is more efficient in evaluation number of critical values when the test pattern is generated, in the number of searching lines, and the test generation time. The experimental results of the critical-pair on the ISCAS85 benchmark test circuits are compared and analyzed to the single critical using simulation.

  • PDF

이차원 광결정 InGaP 발광다이오드의 제작과 $(NH_4)_2S_x$ 패시베이션 효과의 관한 연구

  • Lee, Gi-Hyeon;Lee, Jeong-Il;Han, Il-Gi;Song, Gye-Hyu
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2010.02a
    • /
    • pp.115-115
    • /
    • 2010
  • 광 결정 발광 다이오드를 제작하는데 있어서 문제가 되는, 표면 비 발광 재결합을 줄이기 위해서 $(NH_4)_2S_x$ 패시베이션 효과를 연구하였고, 실제 소자를 공정하였다. $(NH_4)_2S_x$ 패시베이션의 영향을 알아보기 위해서, GaAs 기판위에 10쌍 다중 양자 우물 구조를 가진, 에피탁시를 이용하여 광 결정 다이오드를 제작하였고, 그 후 패시베이션 처리를 하였다. 광 결정 격자 상수는 600 nm 였고, 전자 빔 노광기법을 이용하여 패턴을 만들었다. 패시베이션효과는 시분해 발광 측정을 이용하여 캐리어 라이프 타임의 변화를 통해 확인 할 수 있었다. 광 결정 구조가 없는 발광 다이오드에서의 라이프 타임은 2206 ps였고, 광 결정 구조를 가진 발광다이오드에서의 라이프타임은 831ps였다. 이는 식각된 구멍의 표면에서 비 발광 재결합이 증가했다는 것을 의미한다. 패시베이션 처리된 광 결정 발광다이오드의 라이프 타임은 1560 ps 으로 광 결정 구조의 표면에서 발생된 비 발광 표면 재결합이 상당히 줄었음을 알 수 있다. 상용 에피탁시에 실제 소자에 적용 가능한 광 결정 발광 다이오드를 제작하였다. 상용 에피탁시는 20쌍의 다중 양자우물과, 16쌍의 Distributed Bragg Reflector를 가진 구조이다. 이 상용 에피탁시에 광 결정 구조를 만들기 위해서 니켈 크롬 (NiCr) 마스크를 사용하였고, 기존 식각 시간보다 세배 길어진 식각 시간을 달성하였다.

  • PDF