• 콘크리트학회논문집
• /
• 제25권2호
• /
• pp.201-207
• /
• 2013

여름철 서중 콘크리트 타설시 높은 온도로 인하여 시멘트 수화반응이 촉진되어 수분의 증발 및 응결이 빨라지게 되며, 이로 인해 컨시스턴시(consistency)가 크게 저하되고, 콜드조인트(cold joint)가 발생한다. 이러한 문제 해결을 위하여 냉각 파이프, 얼음, 액체질소 등을 사용한 냉각 등의 방법이 사용되고 있으나, 사용상의 어려움과 에너지 소비에 따른 경제성 감소 등의 문제점을 가지고 있다. 이 중 지연제의 사용은 경제적이지만 첨가량을 과도하게 사용하면 콘크리트의 경화불량이 발생하기 쉽고, 응결시간 관리가 어려울 수 있다. 또한, 현재 지연제의 인력투입으로 인한 정확한 계량 및 투입이 어렵고 분진발생 등 작업성에 문제가 있다. 따라서 이 연구에서는 분말형 지연제를 의약분야에서 보편적으로 사용하는 정제화 방법을 이용하여 타블렛을 제작하였고, 모르타르의 플로우 테스트 및 응결 시험을 검토한 이 후 콘크리트의 물리적 특성 및 역학적 특성 시험을 실시하여 품질성능에 영향을 미치는지 확인 하였다. 그 결과 리그닌 설폰산염 지연제보다 글루코산염 지연제를 정제화 했을 때 보다 좋은 효과를 발휘 하는 것을 보여 주었다. 또한, 정제화 방법 적용으로 인해 콘크리트의 품질성능을 저하하지 않고 정확한 계량 및 분진발생 등과 같은 관리상의 어려움을 해결할 수 있는 가능성을 보여주었다.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.327-334
• /
• 2016

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 부호기를 위한 변환양자화기 하드웨어 구조를 제안한다. HEVC 변환기는 율-왜곡 비용을 비교하여 최적의 변환모드를 결정하지만 율-왜곡 비용은 변환과, 양자화, 역양자화 그리고 역변환을 통해 계산된 왜곡 값과 비트 량으로 결정된다. 따라서 상당히 많은 연산량과 소요시간이 필요하기 때문에 고해상도/고화질의 영상을 실시간으로 처리하는데 어려움이 따른다. 본 논문에서는 변환을 통한 계수의 합계를 비교하여 변환모드를 결정하는 방법을 제안한다. 성능 평가 지표는 BD-PSNR과 BD-Bitrate를 사용하였으며, 실험 결과를 토대로 영상의 화질에서 큰 변화 없이 신속하게 모드를 결정할 수 있음을 확인하였다. 제안하는 하드웨어 구조는 변환모드에 따라 다른 값을 동일한 출력에 할당하고 곱셈 계수가 최대한 중복되도록 구성하여 하드웨어 면적을 감소시키고 연속적인 파이프라인 동작으로 구현함으로써 성능을 높였으며, 기존의 제안된 논문에서 사용한 공정 대비 더 큰 공정을 사용한 것을 감안하여 면적은 1/2배 감소, 성능은 2.3배 증가하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.444-447
• /
• 2011

본 논문에서는 H.264/AVC 복호기의 병렬 역변환 구조와 공통연산기 구조를 갖는 역양자화 구조를 제안한다. 제안하는 역양자화 구조는 하나의 공통 연산기를 사용함으로써 하드웨어 면적 및 계산 복잡도가 감소한다. 역변환 구조는 1개의 수평 DCT 연산기와 4개의 수직 DCT 연산기를 갖는 병렬구조를 적용하여 역변환 과정을 수행하는데 4 사이클이 소요된다. 또한 역변환 및 역양자화 구조에 2단 파이프라인 구조를 적용하여 1개의 $4{\times}4$ 블록을 처리하는데 5 사이클이 소요되어 수행 사이클 수를 감소시킨다. 제안하는 역변환 및 역양자화 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 ASIC 칩으로 설계한 결과 13MHz의 동작 주파수에서 게이트 수는 14.3K이고 제안한 역양자화 구조의 면적은 기존 구조 대비 39.6% 감소되었고, 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 49.09% 향상되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.431-435
• /
• 2011

본 논문에서는 H.264/AVC CAVLC 부호기의 성능 향상을 위해 변환계수의 재정렬 과정이 필요 없는 탐색기법을 제안한다. 기존의 CAVLC 부호기는 변환계수의 재정렬 과정이 포함되어 변환계수를 저장해야 할 버퍼와 버퍼제어를 위한 추가적인 사이클이 필요하므로 하드웨어 면적이 증가하고 불필요한 사이클이 수행된다. 제안한 탐색기법은 CAVLC의 파라미터 중에 Level을 역방향 탐색기법으로 계산하고 그 외 파라미터들은 순방향 탐색기법으로 계산하여 변환계수의 재정렬 과정을 수행하지 않는다. 또한, 제안한 CAVLC 부호기에 조기 종료 모드를 적용하고 3단 파이프라인 구조를 사용하여 CAVLC의 수행 사이클 수를 감소시켰다. 제안한 CAVLC의 하드웨어 구조를 매그나칩 공정 $0.18{\mu}m$ 셀라이브러리로 합성한 결과, 최대동작 주파수는 125MHz이며 게이트 수는 15.6k이다. 제안한 CAVLC의 하드웨어 구조를 H.264/AVC 표준 참조 소프트웨어 JM13.2에서 추출한 데이터를 이용하여 테스트한 결과, $16{\times}16$ 매크로블록을 처리하는데 평균적으로 66.6사이클이 소요되어 기존의 CAVLC 부호기보다 성능이 13.8% 향상됨을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.755-758
• /
• 2014

본 논문에서는 고해상도를 위한 고성능 HEVC(High Efficiency Video Coding) 디블록킹 필터 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 필터링 수행시간 단축과 게이트 수 감소를 위한 효율적인 필터링 순서 및 메모리 구조를 가진다. 제안하는 필터링 순서는 전처리 단계에서 단일 포트 SRAM에 데이터를 저장할 때 발생하는 지연시간을 감소시켰고, 고해상도 영상의 실시간 처리를 위해 4단 파이프라인 구조와 10개의 메모리 구조로 설계하였다. 제안하는 메모리 구조는 단일 포트 SRAM을 접근하면서 발생하는 해저드 문제를 해결하였다. 또한 필터링 수행시간을 단축하기 위해 두개의 필터를 사용하여 병렬처리 구조로 구현하였으며, 저전력 하드웨어 구조를 위해 클록 게이팅 구조로 설계하였다. 본 논문에서 제안하는 디블록킹 필터 부호화기 하드웨어는 Verilog HDL로 설계 하였으며, TSMC $0.18{\mu}m$ CMOS 표준 셀 라이브러리를 이용하여 합성한 결과 100k개의 로직 게이트로 구현되었다. 또한, 동작 주파수는 150MHz에서 4K 해상도인 $4096{\times}2160@30$ 처리가 가능하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.295-298
• /
• 2014

본 논문에서는 필터 계수 추출을 위한 HEVC 적응적 루프 필터(ALF, Adaptive Loop Filter)의 효율적인 설계를 제안한다. ALF는 필터 계수를 추출하기 위해 $10{\times}10$ 행렬의 촐레스키 분해를 반복적으로 수행한다. ALF의 촐레스키 분해는 루트 연산 및 나눗셈 연산 등 하드웨어로 설계하기 어려운 연산들로 구성되어 있고, LCU($64{\times}64$) 한 개당 최대 30비트의 큰 값들을 소수점 단위로 연산하기 때문에 많은 연산량과 수행 시간을 필요로 한다. 본 논문에서 제안한 하드웨어 구조는 멀티플렉서와 뺄셈기, 비교기 등을 이용하여 촐레스키 분해에 사용되는 루트 연산을 구현하였다. 또한, 촐레스키 분해의 특징적인 연산 과정들을 파이프라인 구조로 설계함으로써 효율적이면서 적은 연산량을 갖는 하드웨어 구조로 구현하였다. 구현한 하드웨어는 Xilinx ISE 14.3 Vertex-6 XC6VCX240T FPGA 디바이스를 사용하여 설계하였으며, 최대 동작 주파수 150MHz에서 4K UHD($4096{\times}2160$) 영상을 초당 40프레임으로 실시간 처리할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.271-274
• /
• 2014

본 논문에서는 UHD급 영상의 실시간 처리를 위한 고성능 HEVC(High Efficiency Video Coding) SAO(Sample Adaptive Offset) 부호화기의 효율적인 하드웨어 구조를 제안한다. SAO는 HEVC에서 새롭게 채택된 루프 내 필터 기술 중 하나이다. 본 논문에서 제안하는 SAO 부호화기 하드웨어 구조는 메모리 접근 최소화 및 화소들의 처리를 간소화하기 위해 three-layered buffer를 사용한다. 또한 연산시간 및 연산량을 줄이기 위해서 4개의 화소들을 병렬적으로 에지 오프셋과 밴드 오프셋으로 분류하며, 화소들의 분류와 SAO 파라메터 적용을 2단계 파이프라인 구조로 구현하고, 하드웨어 면적을 줄이기 위해서 덧셈과 뺄셈, 쉬프트 연산, 그리고 재귀 비교기만을 사용한다. 본 논문에서 제안하는 SAO 부호화기 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC $0.18{\mu}m$ CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 180k개의 게이트로 구현되었다. 또한, 110MHz의 동작주파수에서 4K UHD급 해상도인 $4096{\times}2160@30fps$의 실시간 처리가 가능하다.

• 자원환경지질
• /
• 제28권6호
• /
• pp.635-646
• /
• 1995

동양활석광상의 광화대는 옥천누층군에 속하는 향산리 돌로마이트의 최하부 돌로마이트층준에 발달하며 광체는 이 지역 지층 중에 밥달하는 $N85^{\circ}{\sim}90^{\circ}W$에 $40^{\circ}$ 로 플란지하는 작은 습곡축에 따라 파이프상으로 배태되어 있다. 이 광상의 모든 광체들의 상반이나 하반에 각섬질암이나 녹니석편암을 수반한다(김옥준 등, 1963; 박희인과 김기태, 1966). 동양활석광상의 활석광화작용은 돌로마이트의 재결정작용과 규화작용에 이어 투각섬석과, 판상, 엽편상활석(I), 미립질 활석 (II)의 생성 순으로 이루어졌다. 활석(I)은 돌로마이트와 $SiO_2$ 성분이 풍부한 유체와의 반응으로 생성되었고 활석 (II)는 돌로마이트와 유세와의 반응과 이마 생성된 투각섬석과 유체와의 반응으로 생성되었다. 광화기간중 유체는 초기에는 $H_2O-CO_2$계의 것으로 $CO_2$가 풍부한 것이었으나, 말기로 가며 $H_2O-NaCl-CO_2 $계를 거쳐 $H_2O-NaCl $계의 것으로 변하였다. 투각섬석과 활석(l) 생성기의 온도 및 압력조건은 각각 1,640~2,530 bar, $440{\sim}480^{\circ}C$ 였고, 활석 (II) 생성기의 온도 및 압력조건은 1,400~2,200 bar와 $360{\sim}390^{\circ}C$였다. 이 값은 동양활석광상 북쪽 약 5km에 분포하는 문주리층 구성암석의 변성온도 및 압력값에 비하여 현저하게 낮다. 활석광상의 모암인 돌로마이트의 ${\delta}^{13}C$과 ${\delta}^{18}O$값은 각각 2.9~5.7‰ (PDB)과 -7.4~16.8‰ (PDB)로서 기 보고된 태백산지역의 석회암의 값에 비하여 높으나 변질받지 않은 퇴적원 돌로마이트가 갖는 값의 범위내에 든다. 동양활석광상의 활석의${\delta}^{18}O$와 ${\delta}D$값은 각각 +8.6-15.8‰ (vs SMOW)와 -65~-90‰ (vs SMOW)로서 마그마 기원의 물의 값을 갖는다. 이 값은 이 지역의 문주리층과 계명산층을 구성하는 변성암류의 ${\delta}^{18}O$과 ${\delta}D$ 값과는 판이하다. 경석고의 ${\delta}^{34}S$ 값은 22.4‰ (CDT)로서 고생대초의 황산염의 ${\delta}^{34}S$의 값(30‰ vs CDT)보다 낮아 화성기원의 S가 첨가되었을 가능성이 있다. 활석광석에는 약하게 염리와 파랑벽개 등이 발달하고 있어 활석광상은 옥천대가 겪은 여러 차례의 변형작용중 최후기상이 적어도 끝나가 이전에 마그마 기원의 유체에 의하여 생성된 열수교대 광상이라 사료된다.