• 한국통신학회논문지
• /
• 제26권5B호
• /
• pp.639-644
• /
• 2001

본 논문에서는 저전압(2V) 동작이 가능하도록 high-swing cascode 방식을 이용한 능동소자를 제안하고, 이를 이용하여 400MHz의 차단주파수 특성을 나타내는 저역통과 능동필터를 설계하였다. 제안된 적분기는 이득특성에 영향을 주는 트랜스컨덕스값을 증가시키기 위해 CMOS 상보형 캐스코드 방식을 이용하여 구성되었다. 0.25$\mu\textrm{m}$ CMOS n-well 공정 파라미터를 이용한 Hspice 시뮬레이션 결과, 제안된 적분기는 2V 공급전압하에서 42dB의 이득값과 200MHz의 단위이득주파수 특성을 나타내었다. 또한 이를 이용하여 설계된 저역통과 능동필터는 400MHz의 차단주파수 특성을 나타내고 368MHz에서 416MHz까지 튜닝이 가능하였다.

• 트랜스-
• /
• 제13권
• /
• pp.141-169
• /
• 2022

서사 텍스트에 대한 분석은 학술적으로나 실용적으로 중요하게 여겨져 왔으며 여러 관점과 방법으로 이루어져 왔다. 이 논문에서는 정보처리 관점에서의 전산적 서사 분석 방법론을 살펴보았다. 정보처리 관점에서 서사의 창작과 수용은 서사 텍스트에 의해 매개된 양방향적 코딩 과정이고, 서사 텍스트는 다층적으로 구조화된 코드라고 할 수 있다. 이 논문에서는 이런 관점을 공유하는 네 가지 방법론 - 캐릭터 네트워크 분석, 텍스트 마이닝과 감성 분석, 사건 구성의 연속성 분석, 서사 에이전트의 지식 분석 -을 사례와 함께 살펴보았다. 이를 통해 서사 분석에 있어 전산적 방법론의 메커니즘과 가능성을 확인하였다. 결론에서는 전산적 서사 분석의 의의와 부작용을 살펴보고, 인문학과 과학기술 통섭에 바탕한 인간-컴퓨터 협업 모델 설계의 필요성을 논의하였다. 이를 통해 미적으로 창의적이고, 윤리적으로 선하며, 정치적으로 진보적이고, 인지적으로 정교한 서사를 보다 효과적으로 만들어 나갈 수 있음을 주장하였다.

• 한국멀티미디어학회논문지
• /
• 제7권11호
• /
• pp.1515-1520
• /
• 2004

본 논문에서는 저전압에서 동작이 가능하며 이득값이 뛰어난 능동소자를 이용하여 750kHz의 중심주파수특성을 나타내는 연속시간 대역통과 능동필터를 설계하였다. 이용된 적분기는 이득특성에 영향을 주는 트랜스컨덕턴스값을 증가시키기 위해 CMOS 상보형 캐스코드 방식을 이용하여 구성되었으며, 0.25$\mu\textrm{m}$ CMOS n-well 공정 파라미터를 이용한 hspice 시뮬레이션 결과, 2V 공급전압하에서 42dB의 이득값과 200MHz의 단위이득주파수 특성을 나타내었다. 또한 이를 이용하여 설계된 대역통과 능동필터는 747kHz의 중심주파수특성을 나타내고 659kHz의 대역폭 특성을 보여주었다.

• 한국정보통신학회논문지
• /
• 제21권2호
• /
• pp.345-352
• /
• 2017

본 논문에서는 전원전압 1V에서 동작하는 산소 및 과산화수소 기반의 혈당전류를 측정할 수 있는 통합형 정전압분극장치를 설계하고 제작하였다. 정전압분극장치는 저전압 OTA, 캐스코드 전류거울 그리고 모드 선택회로로 구성되어 있다. 정전압분극장치는 산소 및 과산화수소 기반에서 혈당의 화학반응으로 발생하는 전류를 측정할 수 있다. OTA의 PMOS 차동 입력단의 바디에는 순방향전압을 인가하여 문턱전압을 낮추어 낮은 전원전압이 가능하도록 하였다. 또한 채널길이변조효과로 인한 전류의 오차를 줄이기 위해 캐스코드 전류거울이 사용되었다. 제안한 저전압 정전압분극장치는 Cadence SPECTRE를 이용하여 설계하였으며, 매그나칩 $0.18{\mu}m$ CMOS 공정을 이용하여 제작되었으며 회로의 크기는 $110{\mu}m{\times}60{\mu}m$이다. 전원전압 1.0V에서 소모전류는 최대 $46{\mu}A$이다. 페리시안화칼륨($K_3Fe(CN)_6$)을 사용하여 제작된 정전압분극장치의 성능을 확인하였다.

• 한국정보처리학회논문지
• /
• 제6권2호
• /
• pp.485-496
• /
• 1999

병렬 프로그래밍은 프로세스간의 통신과 동기화 문제, 병렬 시스템의 구성 형태등을 고려해야 하기 때문에 순차 프로그래밍에 ？ 많은 노력을 필요로 한다. 효율적인 병렬 프로그램을 작성하기 위해서는 사용자와 컴파일러간의 상호 지원이 이루어져야 한다. 이러한 관점에서 본 연구는 선행 연구로써 병렬 객체지향 표기언어 POOSL을 개발하였다. 그러나, 사용자 입장에서 볼 때 병렬 프로그램을 작성하기 위해 POOSL의 문법 구조를 염두에 두고 텍스트 중심의 프로그램을 작성한다면 여전히 부담스러운 작업이 될 것이다. 사용자에게 보다 편리함을 제공하기 위해서는 텍스트보다는 시각적인 프로그래밍 환경이 더욱 효율적이고 바람직할 것이다. 따라서, 본 논문에서는 POOSL을 기초로 하여 사용자가 좀더 쉽고, 편리하게 병렬 프로그래밍 할 수 있는 시각 환경으로써 VEPO(Visual Environment for Parallel Object-Oriented Programing)를 제안하고 있다. 본 논문의 목적은 사용자가 병렬 프로그램을 작성하는데 있어 문제에 내재된 병렬성을 객체지향 개념에 입각하여 시각적으로 자연스럽게 표현하도록 하고, 병렬 프로그램 개발에 관련된 과정들을 하나의 환경을 통합시킴으로써 편리한 프로그램 환경을 제공하는 것이다. 본 연구에서 제안하고 있는 VEPO는 병렬 프로그램을 개발하는데 필요한 기본적인 단계들로써 프로그램 기술 단계, 실행 단계, 실행 과정의 시각화등을 지원하고 있으며, 시각 프로그래밍의 장점을 충분히 살릴 수 있도록 여러 개념들이 지원되고 있다. 특히, 병렬 프로그램에서 복잡하고 까다로운 통신과 동기화에 관련된 코드 등은 번역 과정에서 여러 개념들이 생성되도록, 함으로써 사용자로 하여금 병렬 프로그램을 작성하는데 따르는 부담감을 줄 일 수 있도록 한다. 본 시스템은 PC를 호스트로 연결한 트랜스퓨터들로 구성된 병렬 컴퓨터 MC-3에서 구현되었다. VEPO 그래픽 사용자 인터페이스는 Visual C++로 구현되었고, VEPO에서 작성된 시각 프로그램은 Inmos C 코드로 번역되어 MC-3에서 수행된다.

• 대한전자공학회논문지SP
• /
• 제40권5호
• /
• pp.378-387
• /
• 2003

디지털 워터마킹은 소유권자의 정보나 특정 코드, 혹은 패턴을 디지털화 되어 있는 정지영상, 동영상, 음성 데이터 등에 인간의 시각이나 청각으로는 감지 할 수 없도록 삽입하는 기술이다. 디지털 워터마킹은 크게 강인성 워터마킹과 연성 워터마킹으로 분류 될 수 있다. 강인성 워터마킹은 이미지나 영상에 대한 소유권자의 소유권을 보호하는 것이 주된 목적이며, 연성 워터마킹은 디지털 콘텐츠를 불법적인 변형으로부터 보호하는 것이 목적이다. 특히 준 연성(semi-fragile) 워터마킹은 잡음 첨가 혹은 압축과 같은 데이터의 전송 과정에서 자주 발생하는 비의도적 변형에 대해서는 삽입된 워터마크가 제거되지 않아야 하지만 의도적 변형에 대해서는 삽입된 워터마크가 훼손되어 검출되지 않아야 한다. 본 논문에서는 이러한 요구 사항들을 만족시키는 MPEG-2 비트열에서의 인증 및 조작위치 검출을 위한 준 연성 워터마킹 알고리즘을 제안한다. 제안된 알고리즘은 두 가지의 워터마크를 양자화 된 DCT 계수에 삽입한다. 따라서 압축된 비트스트림에 직접적으로 적용할 수 있다. 첫번째 워터마크는 해쉬 함수를 사용하여 비디오 데이터에 대한 인증을 한다. 두번째 삽입되는 워터마크는 양자화 된 DCT DC 계수를 이용하며 조작위치를 검출하는데 사용한다. 제안된 알고리즘은 비트스트림 영역에서의 트랜스 코딩에 의한 비디오 데이터의 변형과 의도적인 변형을 구별 할 수 있으며 만약 비디오 데이터에 의도적인 변형이 있었을 경우 인트라 프레임에 대해서는 변형된 위치를 블록 단위로 검출 가능하다. 또한 제안된 알고리즘은 가역적 특성을 갖고 있기 때문에 비디오 데이터에 변형이 없었을 경우에는 원래의 데이터를 복원 할 수 있다.

• 한국산학기술학회논문지
• /
• 제17권4호
• /
• pp.325-331
• /
• 2016

대형 빌딩에 설치된 냉각탑의 순환수를 이용한 소수력 발전용 수차를 개발하기 위해 펠톤 수차설계를 상용코드인 CFX를 사용한 전산유체 해석을 통해 수행하였다. 소수력 발전용 펠톤 수차의 최적설계를 구하기 위해 파이프 단면에 적합한 형태로 펠톤 휠을 절단한 버킷 모양과 버킷 개수 등 관련 주요 설계 인자를 변화시키며 수차 특성을 해석하여 수차 성능에 대한 영향을 평가하였다. 전산수치 해석에 의한 펠톤 수차설계 방법을 검증하기 위해 축소된 크기의 수차를 제작하고 실험을 통한 벤치마크 시험을 수행하였다. 초음파유량계와 압력 트랜스듀서, 오실로스코프를 사용하여 측정한 유동특성과 출력을 수치해석 결과와 비교하여 수치해석 설계방법의 타당성을 증명하였다. 또한 전산수치 해석을 통해 원하는 출력을 얻기 위한 버킷의 모양과 개수를 선정하여 냉각탑이 설치된 대형빌딩에서 건물 내의 냉각수 순환평균속도는 1.2 m/s이고 빌딩의 높이는 30 m인 경우에 대해 순환하는 냉각수인 잉여수를 이용한 kW급 소수력 발전용 펠톤 수차의 개발 가능성을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.91-96
• /
• 2011

본 논문에서는 전류 모드 동작에 기반한 IEEE 802.15.4 규격을 만족하는 2.4GHz 저전력 직접 변환 송신기를 제안하고 $0.13{\mu}m$ CMOS 공정을 이용하여 구현하였다. 제안된 송신기는 디지털-아날로그 변환기, 저역통과 필터, 가변 이득 I/Q 상향 혼합기, 구동 증폭기 및 LO 버퍼를 포함하는 주파수 나누기 2회로로 구성되어 있다. 디지털-아날로그 변환기와 저역통과 필터(LPF), 가변이득 I/Q 상향 혼합기의 트랜스컨덕터 단을 하나의 전류 미러 회로로 합친 간단한 구조를 제안하여 전력 소모를 줄이면서 선형성을 향상할 수 있도록 하였다. 구동 증폭기는 캐스코드 타입의 증폭기로 제어 신호를 이용하여 이득을 조절할 수 있게 하였고, 외부 4.8GHz 신호를 받아 주파수 나누기 2 전류 모드 로직 (CML) 회로를 사용하여 2.4GHz I/Q 차동 LO 신호를 생성하도록 설계하였다. 구현한 송신기는 30dB의 이득 조정 범위를 가지면서 0dBm의 최대 출력 신호에서 33dBc의 LO 누설 성분, 40dBc의 3차 하모닉 성분의 특성을 보이며, 구현한 칩의 면적은 $1.76mm{\times}1.26mm$으로 전력소모는 1.2V 단일 전원 전압으로부터 10.2mW이다.

• 미생물학회지
• /
• 제55권2호
• /
• pp.103-111
• /
• 2019

DNA 메틸화는 유전체의 무결성의 유지 및 유전자 발현 조절과 같은 박테리아의 다양한 과정에 관여한다. Alphaproteobacteria 종에서 보존된 DNA 메틸 전이 효소인 CcrM은 S-아데노실 메티오닌을 공동 기질로 사용하여 $N^6$-아데닌 또는 $N^4$-시토신의 메틸 전이 효소 활성을 갖는다. Celeribacter marinus IMCC 12053는 해양 환경에서 분리된 알파프로테오박테리아로서 GpC 시토신의 외향고리 아민의 메틸기를 대체하여 $N^4$-메틸 시토신을 생산한다. 단일 분자 실시간 서열 분석법(SMRT)을 사용하여, C. marinus IMCC12053의 메틸화 패턴을 Gibbs Motif Sampler 프로그램을 사용하여 확인하였다. 5'-GANTC-3'의 $N^6$-메틸 아데노신과 5'-GpC-3'의 $N^4$-메틸 시토신을 확인하였다. 발현된 DNA 메틸전이 효소는 계통 발생 분석법을 사용하여 선택하여 pQE30 벡터에 클로닝 후 $dam^-/dcm^-$ 대장균을 사용하여 클로닝된 DNA 메틸라아제의 메틸화 활성을 확인하였다. 메틸화 효소를 코딩하는 게놈 DNA 및 플라스미드를 추출하고 메틸화에 민감한 제한 효소로 절단하여 메틸화 활성을 확인하였다. 염색체와 메틸라아제를 코드하는 플라스미드를 메틸화시켰을 때에 제한 효소 사이트가 보호되는 것으로 관찰되었다. 본 연구에서는 분자 생물학 및 후성유전학을 위한 새로운 유형의 GpC 메틸화 효소의 잠재적 활용을 위한 외향고리 DNA 메틸라제의 특성을 확인하였다.