• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2003.10a
• /
• pp.203-206
• /
• 2003

네트워크 상에서 송수신되는 데이터를 외부의 침입으로부터 보호하는 것은 매우 중요하며, 그 중 데이터의 무결성을 검증하고 보장하기 위한 방법으로 SSL(Secure Socket Layer)을 사용한다. 본 논문에서는 클라이언트와 서버간에 송수신되는 데이터의 무결성이 위배되었을 경우 그 정보를 검증 및 관리할 수 있도록 OpenSSL을 이용한 무결성 위배 데이터 검증 및 관리 시스템을 구성하고, 검증된 데이터를 IDS(Intrusion Detection System)로 전송하여 침입 탐지 정보와 무결성 검증 정보를 통합적으로 관리할 수 있는 IDS 통합 시스템을 제안 및 설계하였다.

• Proceedings of the Korea Contents Association Conference
• /
• 2017.05a
• /
• pp.115-116
• /
• 2017

자체별 또는 연도별과 같은 공통 요소를 통한 교차 분석이 가능하도록 통합 DB를 설계함으로써 다면적인 연구 분석을 위한 프레임워크를 구축하는 데 중점을 두어야 한다. 본 연구는 지자체 통합 데이터베이스에 구축되고 있는 지자체 통합 데이터의 활용성 검증을 위하여, 데이터마이닝 기법을 적용하여 지자체 통합 데이터를 분석하고자 한다. 데이터마이닝 기법을 적용하기 위해서 데이터의 추출, 적재, 변환의 과정을 수행하고, 이렇게 준비된 데이터를 실제 데이터마이닝 기법을 이용하여 분석하고 결과를 검증하는 과정을 수행하면서 지자체 통합 데이터의 활용성을 검증하고자 한다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.10 no.4
• /
• pp.274-279
• /
• 2009

The flow of a universal system-level design methodology consists of system specification, system-level hardware/software partitioning, co-design, co-verification using virtual or physical prototype, and system integration. In this paper, verification environments based-on SystemVerilog and SystemC, one is native-code co-verification environment which makes prompt functional verification possible and another is SystemVerilog layered testbench which makes clock-level verification possible, are implemented. In native-code co-verification, HW and SW parts of SoC are respectively designed with SystemVerilog and SystemC after HW/SW partitioning using SystemC, then the functional interaction between HW and SW parts is carried out as one simulation process. SystemVerilog layered testbench is a verification environment including corner case test of DUT through the randomly generated test-vector. We adopt SystemC to design a component of verification environment which has multiple inheritance, and we combine SystemC design unit with the SystemVerilog layered testbench using SystemVerilog DPI and ModelSim macro. As multiple inheritance is useful for creating class types that combine the properties of two or more class types, the design of verification environment adopting SystemC in this paper can increase the code reusability.

• Journal of Aerospace System Engineering
• /
• v.17 no.6
• /
• pp.133-143
• /
• 2023

This paper describes the system integration laboratory's requirement analysis, implementation, and verification for multiple-scenario unmanned aerial vehicle operation and control technology using a manned rotorcraft for Manned-Unmanned Teaming. System integration laboratory consists of manned rotorcraft flight simulation, unmanned aerial vehicle flight and mission equipment simulation, ground control system simulation for unmanned aerial vehicle control and change in the control authority between the ground control system and manned rotorcraft, and operation and control system for mission plan's writing and transmission. Each implemented simulation verified the requirements through software and hardware integration test.

• The Transactions of the Korea Information Processing Society
• /
• v.2 no.1
• /
• pp.12-22
• /
• 1995

When we integrate schema of distributed local databases, we mean entity integration as central concept of schema integration, and semantic of entity affects several factors. Thus the schema integration in distributed database environment starts from definition of domain relation among entity types of local schemas. Moreover, the domain relation defined by designer needs some works for confidence and validation of schema integration system. But this work was not presented in previous integration system. In this paper, we define object oriented integration for schema integration of local databases in distributed system environment, present models to verify validation on its integration, and implement the validation system.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.10a
• /
• pp.623-626
• /
• 2001

최근 휴대폰단말기, PDA 와 같은 내장형시스템에 필수적으로 사용되고 있는 SoC(System On a Chip)에 대한 설계에서는 HW/SW 동시설계를 통한 설계생산성 향상이 필수적이다. 이에 따라서 설계검증에서도 HW/SW 통합검증의 중요성이 매우 커지고 있다. 본 논문에서는 이와 같이 내장형시스템을 위한 HW/SW 통합검증을 효율적으로 수행 할 수 있는 방법들인 co-simulation 과 co-emulation 및 co-prototyping 에 대하여 이들 방법들의 장단점과 더불어 이들을 통합한 새로운 검증방법인 집적 동시-검증(integrated co-verification) 기법에 대하여 논하기로 한다.

• The Magazine of the IEIE
• /
• v.30 no.9
• /
• pp.59-59
• /
• 2003

여러기능들이 복합적으로 통합되고 있는 단일칩시스템을 설계하는데 있어 소프트웨어와 하드웨어를 가능한 일찍 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 조기 통합검증에 필요한 것이 가상프로토타입(Virtual-Prototype) 이다. 본 고에서는 IP(Intellectual Property) 와 단일칩시스템(SoC : System-on-a-Chip) 설계 및 검증에서 가상프로토타입의 필요성과 역할 그리고 이에 관련된 기술들에 대해 정리하고, 프로세싱 코어가 있는 단일칩시스템을 SystemC로 가상프로토타이핑한 사례를 통해 그 유용성을 설명한다.

• The Magazine of the IEIE
• /
• v.30 no.9
• /
• pp.965-975
• /
• 2003

여러기능들이 복합적으로 통합되고 있는 단일칩시스템을 설계하는데 있어 소프트웨어와 하드웨어를 가능한 일찍 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 조기 통합검증에 필요한 것이 가상프로토타입(Virtual-Prototype) 이다. 본 고에서는 IP(Intellectual Property) 와 단일칩시스템(SoC : System-on-a-Chip) 설계 및 검증에서 가상프로토타입의 필요성과 역할 그리고 이에 관련된 기술들에 대해 정리하고, 프로세싱 코어가 있는 단일칩시스템을 SystemC로 가상프로토타이핑한 사례를 통해 그 유용성을 설명한다.

• Journal of Aerospace System Engineering
• /
• v.13 no.3
• /
• pp.40-47
• /
• 2019

This paper proposes the environment construction and test method of system integration laboratory (SIL) and system integration test (SIT) for verification of interface between onboard equipment and ground control equipment of unmanned aerial systems (UAS). This research also describes the interface environment between subsystems built in SIL and verification methods for the systems' operation logic through simulated flights. Similarly, the paper handles the ground integration test process of UAS in the real testing environments.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.45 no.11
• /
• pp.998-1005
• /
• 2017

In this paper, we first introduce a systematic verification procedure for hierarchically structured avionics system. By making use of equipment models, it can perform individual verifications of each subsystem, integrated verifications of multiple subsystems, and an integrated verification of a whole system. A multi-mode system integration laboratory is then proposed to make it possible to execute various individual or integrated verification tests at the same time. By mathematically proving that the proposed multi-mode system integration laboratory needs less verification time than the conventional verification methodology, it is expected to enhance the efficiency of the systematic verification procedure and as a result, reduce the overall verification period and costs.