• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.203-206
• /
• 2003

네트워크 상에서 송수신되는 데이터를 외부의 침입으로부터 보호하는 것은 매우 중요하며, 그 중 데이터의 무결성을 검증하고 보장하기 위한 방법으로 SSL(Secure Socket Layer)을 사용한다. 본 논문에서는 클라이언트와 서버간에 송수신되는 데이터의 무결성이 위배되었을 경우 그 정보를 검증 및 관리할 수 있도록 OpenSSL을 이용한 무결성 위배 데이터 검증 및 관리 시스템을 구성하고, 검증된 데이터를 IDS(Intrusion Detection System)로 전송하여 침입 탐지 정보와 무결성 검증 정보를 통합적으로 관리할 수 있는 IDS 통합 시스템을 제안 및 설계하였다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2017년도 춘계 종합학술대회 논문집
• /
• pp.115-116
• /
• 2017

자체별 또는 연도별과 같은 공통 요소를 통한 교차 분석이 가능하도록 통합 DB를 설계함으로써 다면적인 연구 분석을 위한 프레임워크를 구축하는 데 중점을 두어야 한다. 본 연구는 지자체 통합 데이터베이스에 구축되고 있는 지자체 통합 데이터의 활용성 검증을 위하여, 데이터마이닝 기법을 적용하여 지자체 통합 데이터를 분석하고자 한다. 데이터마이닝 기법을 적용하기 위해서 데이터의 추출, 적재, 변환의 과정을 수행하고, 이렇게 준비된 데이터를 실제 데이터마이닝 기법을 이용하여 분석하고 결과를 검증하는 과정을 수행하면서 지자체 통합 데이터의 활용성을 검증하고자 한다.

• 융합신호처리학회논문지
• /
• 제10권4호
• /
• pp.274-279
• /
• 2009

시스템수준 설계방법론에서 널리 사용하고 있는 설계흐름도는 시스템명세, 시스템수준의 HW/SW 분할, HW/SW 통합설계, 가상 또는 물리적 프로토타입을 이용한 통합검증, 시스템통합으로 구성된다. 본 논문에서는 SystemVerilog와 SystemC를 기반으로 하여 신속한 기능검증이 가능한 native-code 통합검증환경과 클럭수준 검증까지 가능한 계층화 통합검증환경을 각각 구현하였다. Native-code 통합검증환경은 시스템수준 설계언어인 SystemC를 이용하여 HW/SW 분할단계를 수행한 후, SoC 설계의 HW부분과 SW부분을 각각 SystemVerilog와 SystemC로 모델링하여 상호작용을 하나의 시뮬레이션 프로세스로 검증한다. 계층화된 SystemVerilog 테스트벤치는 임의의 테스트벡터를 생성하여 DUT의 모서리 시험을 포함하는 검증환경으로 본 논문에서는 SystemC를 도입하여 다중 상속을 가지는 통합검증환경의 구성요소를 먼저 설계한 후, SystemVerilog DPI와 ModelSim 매크로를 이용하여 SystemVerilog 테스트벤치와 결합된 통합검증환경을 설계한다. 다중 상속은 여러 기초클래스를 결합한 새로운 클래스를 정의하여 코드의 재사용성을 높이는 장점을 가지므로, 본 논문의 SystemC를 도입한 통합검증환경 설계는 검증된 기존의 코드를 재사용할 수 있는 이점을 가진다.

• 항공우주시스템공학회지
• /
• 제17권6호
• /
• pp.133-143
• /
• 2023

본 논문에서는 유무인 협업을 위한 유인회전익기에 의한 다수 무인기 운용통제기술의 요구도 검증을 위한 통합검증환경의 요구도 분석, 구현 및 검증에 대해 기술하였다. 통합검증환경은 유인회전익기 비행 모의, 무인항공기 비행 및 임무장비 모의, 무인항공기 제어 및 유인회전익기와의 통제권 변경을 위한 지상통제장비 모의, 유인회전익기 및 무인항공기 임무계획 작성 및 전송을 위한 운용통제장비 모의로 구성된다. 각각 구현된 구성품들은 소프트웨어/하드웨어 통합시험을 통해 요구도를 검증하였다.

• 한국정보처리학회논문지
• /
• 제2권1호
• /
• pp.12-22
• /
• 1995

분산된 지역 데이타베이스의 스키마 통합시 중심 개념은 엔티티 통합을 의미하며 이때 엔티티의 시멘틱은 여러 요소에 영향을 받는다. 따라서 분산된 데이타베이스 환경에서의 스키마 통합은 통합되어야 하는 각 지역의 스키마의 엔티티 타입간의 도메 인 관계의 정의로부터 시작된다할 수 있다. 이렇게 설계자에 의해 정의되는 각 엔티티 간의 도메인 관계는 스키마 통합 시스템의 신뢰도의 확보와 검증을 위한 작업이 반드 시 수행되어야 한다. 그러나 이러한 작업이 기존의 통합 시스템에서는 제시되지 못하였다. 본 논문은 분산 시스템 환경에서 지역 데이타베이스의 스키마 통합을 위한 객체 중심의 통합을 정의하고, 통합의 타당성 검증을 위한 모델을 제안하고 검증 시 스템을 구현한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 추계학술발표논문집 (상)
• /
• pp.623-626
• /
• 2001

최근 휴대폰단말기, PDA 와 같은 내장형시스템에 필수적으로 사용되고 있는 SoC(System On a Chip)에 대한 설계에서는 HW/SW 동시설계를 통한 설계생산성 향상이 필수적이다. 이에 따라서 설계검증에서도 HW/SW 통합검증의 중요성이 매우 커지고 있다. 본 논문에서는 이와 같이 내장형시스템을 위한 HW/SW 통합검증을 효율적으로 수행 할 수 있는 방법들인 co-simulation 과 co-emulation 및 co-prototyping 에 대하여 이들 방법들의 장단점과 더불어 이들을 통합한 새로운 검증방법인 집적 동시-검증(integrated co-verification) 기법에 대하여 논하기로 한다.

• 전자공학회지
• /
• 제30권9호
• /
• pp.59-59
• /
• 2003

여러기능들이 복합적으로 통합되고 있는 단일칩시스템을 설계하는데 있어 소프트웨어와 하드웨어를 가능한 일찍 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 조기 통합검증에 필요한 것이 가상프로토타입(Virtual-Prototype) 이다. 본 고에서는 IP(Intellectual Property) 와 단일칩시스템(SoC : System-on-a-Chip) 설계 및 검증에서 가상프로토타입의 필요성과 역할 그리고 이에 관련된 기술들에 대해 정리하고, 프로세싱 코어가 있는 단일칩시스템을 SystemC로 가상프로토타이핑한 사례를 통해 그 유용성을 설명한다.

• 전자공학회지
• /
• 제30권9호
• /
• pp.965-975
• /
• 2003

여러기능들이 복합적으로 통합되고 있는 단일칩시스템을 설계하는데 있어 소프트웨어와 하드웨어를 가능한 일찍 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 조기 통합검증에 필요한 것이 가상프로토타입(Virtual-Prototype) 이다. 본 고에서는 IP(Intellectual Property) 와 단일칩시스템(SoC : System-on-a-Chip) 설계 및 검증에서 가상프로토타입의 필요성과 역할 그리고 이에 관련된 기술들에 대해 정리하고, 프로세싱 코어가 있는 단일칩시스템을 SystemC로 가상프로토타이핑한 사례를 통해 그 유용성을 설명한다.

• 항공우주시스템공학회지
• /
• 제13권3호
• /
• pp.40-47
• /
• 2019

본 논문은 무인항공기 체계(UAS; unmanned aerial system)의 비행체 탑재장비 및 지상에서 운용하는 장비의 연동 검증을 위한 체계통합실험실(SIL; system integration laboratory) 및 체계통합시험(SIT; system integration test)의 환경 구축 및 이를 통한 검증방법에 대하여 다룬다. SIL 내 구축된 지상통제체계, 데이터링크체계, 비행체 탑재장비, 임무장비(EO/IR, SAR) 등과 같은 부체계간의 인터페이스 환경 및 모의 비행을 통한 체계 운용로직의 검증방법과 실험실 레벨에서의 검증이 완료된 각 부체계를 실제 시험 환경에서 검증하는 방법에 대해 기술한다.

• 한국항공우주학회지
• /
• 제45권11호
• /
• pp.998-1005
• /
• 2017

본 논문에서는 계층구조로 설계된 항공전자시스템의 체계적 검증을 위해 장비 모델을 활용하여 각 서브시스템 별 개별 검증, 다수 서브시스템들 간 통합 검증, 전체 시스템의 통합 검증 등으로 이루어진 단계적 검증 절차를 소개하였으며, 이를 기반으로 여러 단계의 시험이 1대의 통합시험환경으로 동시에 수행 가능한 다중모드 통합시험환경 개발 방안을 제안하여 기존의 순차적 시험 방식에 비해 시험 시간을 줄일 수 있음을 수학적으로 증명함으로써, 시험 효율성을 향상에 따른 검증 기간 단축과 비용 절감 효과를 입증하였다.