• Journal of IKEEE
• /
• v.22 no.3
• /
• pp.522-531
• /
• 2018

A public-key cryptography processor EC-RSA was designed, which integrates a 224-bit prime field elliptic curve cryptography (ECC) defined in the FIPS 186-2 as well as RSA with 2048-bit key length into a single hardware structure. A finite field arithmetic core used in both scalar multiplication for ECC and exponentiation for RSA was designed with 32-bit data-path. A lightweight implementation was achieved by an efficient hardware sharing of the finite field arithmetic core and internal memory for ECC and RSA operations. The EC-RSA processor was verified by FPGA implementation. It occupied 11,779 gate equivalents (GEs) and 14 kbit RAM synthesized with a 180-nm CMOS cell library and the estimated maximum clock frequency was 133 MHz. It takes 867,746 clock cycles for ECC scalar multiplication resulting in the estimated throughput of 34.3 kbps, and takes 26,149,013 clock cycles for RSA decryption resulting in the estimated throughput of 10.4 kbps.

• 한국HCI학회:학술대회논문집
• /
• 2006.02b
• /
• pp.215-220
• /
• 2006

오늘날 우리는 모바일 기기의 눈부신 성장과 보급으로 인해 누구나 손쉽게 모바일 게임을 즐길 수 있게 되었다. 많은 게임 제작 업체들은 모바일 게임개발에 총력을 기울이고 있고, 단말기 제조업체들 역시 게임 전용폰을 출시하는 등 모바일 게임에 대한 호응이 고조되고 있는 상황이다. 이는 모바일 게임이 시간과 공간적 개념을 뛰어넘는 이동성(Mobility)이라는 큰 장점을 가지고 있기 때문이다. 그러나 이러한 장점에도 불구하고 현재까지 모바일 게임의 컨텐츠는 기존의 다른 게임에 비해 그다지 큰 차별성을 가지고 있지 않다. 고스톱이나 단순한 퍼즐게임 등이 호응을 얻고 있기는 하지만 '이동성' 이라는 큰 장점을 살리기 위해서는 거 적극적이고 새로운 개념의 접근이 필요하기 때문이다. 더구나 요즘은 PSP 와 같은 막강한 휴대용 게임기가 등장하면서 휴대폰에서 즐기는 모바일 게임은 작은 화면이나 낮은 메모리 등의 한계로 인해 점점 더 그 자리를 내어주고 있는 실정이다. 그렇다면 '이동성'을 적극적으로 활용할 수 있는 모바일 개임 제작에 대한 새로운 접근방식은 어떻게 이루어져야 할까? 이를 위한 효과적인 방법으로 본 논문에서는 게임의 무대를 우리가 살고 있는 '현실-Reality'로 옮겨 올 것을 제안한다. 그렇게 되면 게이머는 모바일 기기가 가진 제약에서 벗어나 그 자신이 직접 현실세계를 배경으로 한 게임캐릭터가 되고, 물리적 이동에 따라 게임이 진행되는 전혀 새로운 방식의 모바일 게임을 경험할 수 있게 될 것이다. 현재 국내외적으로 이러한 실험적 시도가 조금씩 이루어지고 있기는 하지만 아직 호응은 그리 높지 않다. 그리하여 본 논문에서는 그러한 사례들을 조망하고 가장 효과적인 방법을 국내의 현실에 적합하게 적용할 새로운 모바일 게임의 방식을 제안하고자 한다. 연구사례로 제안 할 모바일 게임은 인터넷 미니홈피, GPS, 멀티미디어 메시지, 카메라 폰, 전자상거래의 기능을 통합하여 활용하는 'Dice Adventure Meeting'이라는 이름의 모바일 미팅 게임이며, 게임의 구체적인 시나리오를 살펴보면서 현실을 배경으로 한 새로운 모바일 개임의 제작에 대한 접근방법을 제시하고자 한다.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.6
• /
• pp.1481-1492
• /
• 1999

As Internet is popularized by the advent of Web concept having characteristics such as open network, user-friendly, and easy-usage, there are many changes in Information systems providing various information. Web is rapidly transferred traditional Information systems to Web-based Information systems, because it provides not only text information but also multimedia information including image, audio, video, and etc. Also, as information contents were changed from text-based simple abstract information to full-text information, there was appeared various document formats processing Full-text information. But, as they naturally demand large systems memory, long processing time, broader transmission bandwidth, and etc, estimating of these factors is necessary when constructing information systems. This paper focuses on how to design and construct information system processing full-text information and providing function of an integrated document. Primarily, we should review standard document format which is used or developed, and any document format is appropriate to process full-text information in review with viewpoint of information system. Also, practically we should construct information system providing full-text information based on PDF document.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.30 no.7
• /
• pp.144-149
• /
• 2002

This paper presents a technique for real time multiprocessor parallel processing to develop an avionic system computer(ASC) which integrates the avionics control, navigation and fire control, cursive and raster graphic symbol generation into one line replaceable unit. The proposed method has optimal performance by adopting a logically asymmetric structure between four 32bit RISC processors based on the master-slave multiprocessing, a tightly coupled interaction level with the time shared common bus and global memory, and an efficient bus arbitration algorithm. The ASC has been verified through a series of flight tests. The relevant tests also have been rigorously conducted on the prototype ASC such as electrical test, environmental test, and electromagnetic interference test.

• The Korean Journal of Applied Statistics
• /
• v.33 no.5
• /
• pp.569-578
• /
• 2020

By estimating conditional quantile functions of the response, quantile regression (QR) can provide comprehensive information of the relationship between the response and the predictors. In addition, kernel quantile regression (KQR) estimates a nonlinear conditional quantile function in reproducing kernel Hilbert spaces generated by a positive definite kernel function. However, it is infeasible to use the KQR in analysing a massive data due to the limitations of computer primary memory. We propose a divide and conquer based KQR (DC-KQR) method to overcome such a limitation. The proposed DC-KQR divides the entire data into a few subsets, then applies the KQR onto each subsets and derives a final estimator by aggregating all results from subsets. Simulation studies are presented to demonstrate the satisfactory performance of the proposed method.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.94-94
• /
• 2011

본 논문은 "차세대 반도체용 진공공정의 실시간 측정/진단/제어 기술개발"과제의 제 3 세부과제 "스마트형 진공 배기 진단 제어 시스템 개발"의 주요 연구 실적을 소개한다. 본 세부과제는 (1)진공펌프 및 배기 시스템의 다중 상태변수 측정 장치 개발, (2)공정별 펌프 상태 및 공정 조건 data base 구축 및 진단 알고리즘 개발(e-Diagnostics Level 2 FDC 수준), (3)공정별 펌프 상태 변수 측정을 통한 자기 진단 기술 개발(e-Diagnostics Level 2 FDC 수준), 그리고 (4)측정/통신 PMS (Pump Monitoring System) 개발(통신속도 56k bps 이상, e-Diagnostics Level 0~1)을 최종 목표로 추진되어 왔다. 첫 번째 주요실적은 진공배기시스템의 다중 상태변수 측정 및 평가 장치를 성공적으로 개발하였다. 본 장치는 현장에서 진공펌프의 배기속도를 3% 이내로 정밀하게 측정할 수 있는 소닉 노즐을 이용한 배기속도 측정 장치 및 기술을 성공적으로 개발 완료하였다. 그리고 측정 가능한 상태변수는 20종에 달하며 이들을 이용하여 진공펌프의 성능인자 15종과 특성치 9종을 종합적으로 평가할 수 있는 능력을 갖추었다. 두 번째 주요실적은 공정별 진공배기시스템의 자기진단 및 예지보수 기수 개발이다. 연구에서 개발된 적응형 인자모델을 이용한 상태진단 기술은 이미 학회 논문으로 소개되었으며 본 기법은 기존의 시계열 상태변수를 이용한 기존의 상태진단 기법보다 메모리 소요량을 100배로 줄였으며 그리고 연산양은 10% 이하로 줄인 획기적인 기법이라 할 수 있다. 세 번째 주요실적은 상태변수 측정, 통신, 제어 및 공정적응 기능 통합형(smart) PMS(pumper monitoring system) 개발이다. 본 장치는 CAN통신 기법을 새로이 채택하였으며 한 대의 PC로 64대의 단위 진공펌프들의 운전 상태변수를 실시간으로 수집할 수 있도록 하였다. 그리고 운전 중인 개별 진공펌프들의 운전 상태진단은 적응형 인자모델을 이용한 상태진단 기술을 응적용함으로써 매우 정확한 상태진단을 매 batch마다 수행할 수 있는 기능을 제공한다.

• Journal of Digital Contents Society
• /
• v.7 no.1
• /
• pp.25-33
• /
• 2006

As becoming the age of ubiquitous, there are many discussion and publication for standards to express platform profile. These various platform profiles have some problems. The solve these problems, we propose and develop a new posting mechanism which improve the performance of contents adaptation engine by simplifying platform profile and processing various type of platform profiles; we introduce the way to integrate different profiles to solve nut to recognize the profile which is used by different adaptation system and simplify platform profile by grouping the similar attributes of platform profiles. Proposed system can processing different profiles and also the system overhead to processing a profile and creating a dynamic profile has reduced. As a result overall performance of content adaptation system has increased.

• Journal of The Korean Association of Information Education
• /
• v.17 no.4
• /
• pp.375-382
• /
• 2013

Collaborative filtering has been most widely used in commercial sites to recommend items based on the history of user preferences for items. The basic idea behind this method is to find similar users whose ratings for items are incorporated to make recommendations for new items. Hence, similarity calculation is most critical in recommendation performance. This paper presents a new similarity measure that takes each rating of a user relatively to his own ratings. Extensive experiments revealed that the proposed measure is more reliable than the classic measures in that it significantly decreases generation of extreme similarity values and its performance improves when consulting neighbors with high similarites only. In particular, the results show that the proposed measure is superior to the classic ones for datasets with large rating scales.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.12
• /
• pp.79-90
• /
• 2000

In this paper, a high-performance floating point unit, which is suitable for high-performance superscalar microprocessors and supports IEEE 754 standard, is designed. Floating-point arithmetic unit (AU) supports all denormalized number processing through hardware, while eliminating the additional delay time due to the denormalized number processing by proposing the proposed gradual underflow prediction (GUP) scheme. Contrary to the existing fixed-radix implementations, floating-point divide/square root unit adopts a new architecture which determines variable length quotient bits per cycle. The new architecture is superior to the SRT implementations in terms of performance and design complexity. Moreover, sophisticated exception prediction scheme enables precise exception to be implemented with ease on various superscalar microprocessors, and removes the stall cycles in division. Designed floating-point AU and divide/square root unit are integrated with and instruction decoder, register file, memory model and multiplier to form a floating-point unit, and its function and performance is verified.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.7 s.361
• /
• pp.62-70
• /
• 2007

In this paper, we design a mobile camera processor to support the MIPI CSI-2 and DPHY specification. The lane management sub-layer of CIS2 handles multi-lane configuration. Thus conceptually, the transmitter and receiver have each independent buffer on multi lanes. In the proposed architecture, the independent buffers are merged into a single common buffer. The single buffer architecture can flexibly manage data on multi lanes though the number of supported lanes are mismatched in a camera processor transmitter and a host processor. For a key issue for the data synchronization problem, the synchronization start codes are added as the starting for image data. We design synchronization logic to synchronize the received clock and to generate the byte clock. We present the verification results under proposed test bench. And we show the waves of simulation and logic synthesis results of the designed processor.