• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 춘계종합학술대회
• /
• pp.443-447
• /
• 2001

통신회로에서 많이 사용되는 PLL 방식에 의한 주파수 합성기는 여러 장점이 있지만 위상잡음 특성이 나쁘고 긴 주파수 도약 시간을 갖기 때문에, 최근의 고속(l$\mu\textrm{s}$이하)으로 주파수 호핑(Frequency Hopping)을 요구하는 디지털 통신 시스템에서는 사용이 어렵다. 본 연구는 디지털 영상 패턴 발생기에서 1600hops/s 로 600개 이상의 랜덤한 주파수를 발생하는 주파수합성기를 DDS (Direct Digital Synthesis) 방식을 이용하고, CPLD에 의해 구현하였다.

• 한국전자파학회논문지
• /
• 제12권4호
• /
• pp.644-650
• /
• 2001

GPS Common-View 방식에 의해 원거리의 기분클럭에 위상동기되는 원격지 동기 시스템을 설계하고 제작하였다. 이원격지 동기 시스템의 측정결과 $10^{-12}$의 주파수 정확도를 유지하였으며 ITU-T 의 권고(G.811)를 만족하는 MTIE 특성을 보여주었다. 현재 전체적으로 자동화 기능을 갖는 초기모델이 구현되었으며 가까운 시일 내에 통신망 동기용으로 사용 될 수 있으리라 기대된다.

• 한국전자파학회논문지
• /
• 제9권1호
• /
• pp.98-107
• /
• 1998

FM-DS /SS 시스댐 구현을 위하여, 주입되는 신호에 동기하는 주입형 SO (Synchronous Oscillator)에 대하 여 해석하였다. 송신부에서는 FM의 RF 출력 신호와 DS /SS(Direct Sequence /Spread Spectrum)을 이용하 여 FM-DS /SS 변조 방식을 채택하였으며, 수신부에서는,SO를 수신부의 PN(Pusudo Noise) 클럭 동기를 위한 슬라이딩 상관기로 사용하여 FM-DS/SS의 복조를 위한 동기부로 이용하였다. 그 결과 수신주파수가 도플러와 같은 현상에서도 안정된 동기성능을 유지하였으며, FM-DS /SS의 시스템에 적용하여 PN 동기 및 동기 특성 을 입증하였다.

• 한국통신학회논문지
• /
• 제29권5C호
• /
• pp.654-654
• /
• 2004

본 논문에서는 이산웨이블렛 변환을 이용한 영상 압축 프로세서를 하드웨어로 구현하였다. 웨이블렛 변환을 위하여 필터뱅크 및 피라미드 알고리즘을 이용하였고 각 필터들은 FIR 필터로 구현하였다. 병렬구조로 이루어져 동일 클럭 싸이클에서 하이패스와 로패스를 동시에 수행함으로써 속도를 향상시킬 뿐 아니라 QMF 특성을 이용하여 DWT 연산에 필요한 승산기의 수를 절반으로 줄임으로써 하드웨어 크기를 줄이고 이용효율 또한 높일 수 있다. 다중 해상도 분해 시 필요한 메모리 컨트롤러를 하드웨어로 구현하여 DWT 계산이 수행되므로 이 융자는 단순한 파라메터 입력만으로 효과적인 압축율을 얻을 수 있도록 구조적으로 설계하였다. 실시간 영상압축 프로세서의 성능 예측을 위하여 MATLAB을 통하여 시뮬레이션 하였고, VHDL을 이용하여 각 모듈들을 설계하였다. 설계한 영상압축기는 Leonaro-Spectrum에서 합성하였고, ALTERA FLEX10KE(EPF10K100 EFC256) FPGA에 이식하여 하드웨어적으로 동작을 검증하였다. 설계된 부호화기는 512×512 Woman 영상에 대하여 33㏈의 PSNR값을 갖는다. 그리고 설계된 프로세서를 FPGA 구현 시 35㎒에서 정상적으로 동작한다.

• 전자공학회논문지
• /
• 제51권1호
• /
• pp.90-96
• /
• 2014

본 논문은 광대역 특성의 뱅뱅 디지털 위상 동기 루프를 설계함에 있어 최적의 루프 이득 선정을 통한 실용적인 선형화 설계 기법을 제안한다. 기존의 이론적 파라미터 설계 기법을 광대역 클럭 발생기 회로에 적용함에 있어 한계점을 설명하고 실제 구현된 뱅뱅 디지털 위상 동기 루프 설계에 대해서 살펴보았다. 본 논문에서는 정수 어레이와 디더 이득은 크게 하되 비례 이득을 작게 설정하여 뱅뱅 디지털 위상 동기 루프의 리미티드 사이클 노이즈를 제거하였다. 제안된 설계 기법을 적용한 뱅뱅 디지털 위상 동기 루프는 기존의 구조에 비교하여 초소형, 저전력, 선형 특성 및 루프 대역폭 조절이 가능한 장점을 보이며, 성능의 우수성을 시뮬레이션을 통하여 검증하였다.

• 한국산학기술학회논문지
• /
• 제13권9호
• /
• pp.4159-4164
• /
• 2012

본 논문에서는 암호통신을 위한 전압 제어형 카오스 신호 발생회로를 설계하였다. 제안하는 회로는 3개의 MOS 소자로 이루어지는 비선형 함수 블록과 소스 팔로워를 버퍼로 하는 이산형 카오스 신호 발생회로로, 비겹침 2상 클럭으로 구동되며, 2개의 제어전압 단자를 가진다. 제안된 회로는 SPICE 모의실험을 통하여 시간특성, 주파수특성 및 분기도 등의 여러 가지 카오스 다이내믹스가 생성됨을 확인하였다.

• 한국인터넷방송통신학회논문지
• /
• 제14권2호
• /
• pp.135-140
• /
• 2014

본 논문은 광마우스의 패턴 잡음에 대한 움직임 벡터 값에 대해서 디지털 필터링을 통하여 특성 개선 내용을 기술한다. 설계된 회로는 PS2나 USB로 출력되기 전에 x축과 y축 움직임 벡터에 대해 필터링과 평균값을 취하여, 광마우스의 이동을 부드럽게 하고 떨림 현상을 개선하였다. FPGA를 이용해서 각각의 기능을 검증하고 $0.35{\mu}m$ 표준 CMOS 공정을 이용하여 칩으로 제작해서 성능을 측정하였다. 시스템 클럭 주파수는 6MHz를 사용하여 1/1700sec 마다 +6에서 -6사이의 움직임 벡터 값을 출력한다. 테스트는 카테시안 로봇을 이용하여 특성에 대한 측정을 실시하였다.

• 한국음향학회지
• /
• 제16권6호
• /
• pp.54-60
• /
• 1997

본 논문에서는 SC 적분기와 SC Lossy 적분기로 구성된 SC필터에서 위상에러를 제거하기 위한 LDI 클럭방법 및 SC Lossy 적분기의 댐핑항에서 허수부분을 제거할 수 있는 방법을 제시하여 LDI 5차 elliptic 저역통과 SC 필터를 설계하였다. SC 필터 CMOS OP=AMP를 전원전압 ${\pm}$5V, MOSIS 2-${\mu}$m double-poly double-metal n-well CMOS 공정파라미터로 설계하여 SC 시뮬레이터인 SCANAP 프로그램을 통해 시뮬레이션 한 결과 설계된 SC 필터특성이 개선되었다. 집적회로를 위하여 MOSIS 2--${\mu}$m double-poly double-metal n-well CMOS 설계규칙에 따라 레이아웃 하였다.

• 한국전자파학회논문지
• /
• 제10권6호
• /
• pp.835-846
• /
• 1999

FM 송수선기를 이용하여 170.120 MHz 대역의 FM - DS/SS 통신 시스댐을 구현하였다. 송선부에서는 FM 캐리어를 프리스케일러로 분주하여 확산 부호(PN)의 클럭0.329 MHz)으로 사용하였고, 변조된 FM - DS/SS 선호는 전형적인 $(sin \chi/\chi)^2$ 스펙트럼임을 알 수 있었다. 수신부에서는 역확산을 위하여 동기발진기(SO)를 응용하였다. 그리고 그림 l,그림 2. 그림 4에서와 같이 동기발진기를 슬라이딩 상관기로 구성하여 동기부에 적용한 결과, FM - DS/SS 시스댐의 수신 동기부에서 양호한 특성을 얻을 수 있었다. 본 논문에서는 FM-DS/SS 통신 시스템 구성에서 수선부 동기를 위하여 동기발진기를 사용하였다는 점이 며, 이를 뒷받침하기 위하여 동기발진기에 대한 동기 곡선과 특성들에 대한 실험 결과들을 제시하였다.

• 한국정보전자통신기술학회논문지
• /
• 제13권5호
• /
• pp.359-369
• /
• 2020

본 논문에서는 CMOS X-Ray 검출기의 메인 클럭을 발생시키는 위상 고정 루프(phase locked loop, PLL)을 위한 전류 불일치를 줄이면서도 넓은 동작 범위를 가지는 전하 펌프(charge pump, CP) 회로를 제안하였다. CP 회로의 동작 범위와 전류 불일치는 CP 회로를 구성하는 전류원 회로의 동작 범위와 출력 저항에 의해서 결정된다. 제안된 CP 회로는 넓은 동작 범위를 확보하기 위한 wide operating 전류 복사 바이어스 회로와 전류 불일치를 줄이기 위한 출력 저항이 큰 캐스코드 구조의 전류원으로 구현하였다. 제안된 wide operating range 캐스코드 CP 회로는 350nm CMOS 공정을 이용하여 칩으로 제작되었으며 소스 측정 장치(source measurement unit)을 활용하여 전류 일치 특성을 측정하였다. 이때 전원 전압은 3.3V이고 CP 회로의 전류 ICP=100㎂이었다. 제안된 CP 회로의 동작 범위 △VO_Swing=2.7V이고 이때 최대 전류 불일치는 5.15%이고 최대 전류 편차는 2.64%로 측정되었다. 제안된 CP 회로는 낮은 전류 불일치 특성을 가지면서 광대역 주파수 범위에 대응할 수 있으므로 다양한 클럭 속도가 필요한 시스템에 적용할 수 있다.