• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.05a
• /
• pp.111-113
• /
• 2013

멀티 코어 시스템의 보급으로 일반 시스템에서도 프로그램의 병렬 실행이 가능해지고 있다. 본 연구에서는 멀티 코어를 사용하는 단일 시스템에서 분자 동역학 코드인 LAMMPS를 대상으로 병렬 수행 성능을 확인하고 분석하여 효과적인 실행 조건을 살펴보았다. LAMMPS의 구조적인 특징과 공간 분할 방식의 사용으로 인하여 단일 시스템에서도 메시지 전달 방식에 의한 병렬 수행이 보다 효율적임을 확인할 수 있었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.208-210
• /
• 2015

임베디드 시스템에서 멀티코어 프로세스의 채택이 늘어나고 있다. 멀티코어 시스템이 태스크들을 효율적으로 병렬화하여 성능을 극대화하였는지 살펴보기 위해서는 태스크들의 스케줄링 결과를 분석하고 시각화 해주는 도구가 필요하다. 본 논문에서는 멀티코어 임베디드 시스템을 위한 태스크 스케줄링 결과 시각화 도구를 소개한다. 자원 제약이 있는 임베디드 타켓 디바이스의 부하를 줄이기 위해 스케줄링 결과는 호스트 컴퓨터에 전달되어 분석 및 시각화된다. 시각화 형태는 시스템의 전체 동작을 한 눈에 파악할 수 있게 해주는 그래프 형태와 정밀한 분석을 가능하게 해 주는 리스트 형태로 제공된다. 제시된 도구는 멀티코어 임베디드 시스템의 태스크들의 스케줄링 결과를 쉽고 정확하게 파악할 수 있게 해 주어 시스템의 성능 향상에 도움을 준다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.12 no.5
• /
• pp.123-128
• /
• 2012

In order to overcome the hardware complexity and performance limit problems, recently the multi-core architecture has been prevalent. For hardware simplicity, usually RISC processor is adopted as the unit core processor. However, if the performance of unit core processor is enhanced, the overall performance of the multi-core processor architecture can be further enhanced. In this paper, in-order superscalar processor is utilized as the core for the multi-core processor architecture. Using SPEC 2000 benchmarks as input, the trace-driven simulation has been performed for the number of superscalar cores between 2 and 16 and the window size of 4 to 16 extensively. As a result, the 16-core superscalar processor for the window size of 16 results in 8.4 times speed up over the single core superscalar processor. When compared with the same number of cores, the multi-core superscalar processor performance doubles that of the multi-core RISC processor.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.04a
• /
• pp.220-223
• /
• 2012

매니코어 시스템에서는 프로그램의 확장성에 대한 정보가 코어와 같은 병렬 자원의 할당 문제 해결에 핵심적인 역할을 한다. 본 논문에서는 Cilk 런타임 시스템에서 구동되는 응용 프로그램들에 대한 확장성 모델을 제안하여 매니코어 시스템에서의 효율적인 자원 관리에 활용하고자 한다. 특히, 네트워크- 온-칩 구조 및 디렉터리 기반 캐시 일관성 프로토콜을 감안한 지연 시간 모델링을 통해 보다 정확한 성능 변화의 경향을 예측하고자 하였다. 최대 36 개까지의 코어 할당에 대한 지연 시간 예측 실험에서, 제안된 모델은 13%의 평균 오차를 보였다.

• Electronics and Telecommunications Trends
• /
• v.27 no.5
• /
• pp.36-43
• /
• 2012

본고에서는 멀티미디어 응용을 위한 멀티 코어 가상 플랫폼 설계 및 검증 방법에 대해서 기술한다. 최근에 멀티미디어 응용인 MPEG-4, H.264, HEVC(High Efficiency Video Coding), 3D 및 홀로그램과 같은 대용량 데이터를 처리하기 위해 다수 개의 코어로 구성된 멀티 코어 플랫폼을 사용한다. 기존의 RTL(Register Transfer Level) 기반의 멀티 코어 플랫폼에서 멀티미디어 응용을 설계하고 검증하는데 시뮬레이션 시간에 의한 제약 사항이 존재한다. 이를 해결하기 위해 시스템 수준에서 하드웨어의 SW 모델로 구성된 가상 플랫폼을 사용한다. 가상 플랫폼은 기존의 RTL 플랫폼보다 100~200배 빠른 고속 시뮬레이션이 가능하므로 멀티미디어 응용에 따른 성능 분석 및 구조 탐색을 통해서 시스템 성능을 향상 시킬 수 있다. 본고에서는 8~32개 멀티 코어 가상 플랫폼에 H.264 디코더를 적용하여 성능 분석하는 방법과 실험 결과에 대해서 기술한다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.410-410
• /
• 2007

광섬유 내에 첨가되어 있는 $GeO_2$ 등의 물질을 얼 확산시켜서 만드는 열확산 코어 광섬유는 열확산 기술에 따른 광섬유의 MFD(Mode Field Diameter)를 국소적으로 확대하여 굴절률 분포를 변화시킨 광섬유로 혹의 비틀림 및 간격에 대한 허용범위가 넓어지게 하여 접속 손실을 감소시킬 수 있다. 본 연구에서는 열확산 코어 광섬유를 제조할 때 안정된 얼확산 문제를 해결하기 위한 방법으로 트윈 토치를 이용한 프레임 브러싱 기법의 안정화된 코어 확장형 광섬유 제조시스템을 제작하였다. 또한 제작된 열확산 코어 광섬유 제조시스템을 이용하여 단일모드 조건을 만족하는 다양한 종류의 열확산 코어 광섬유가 제작됨을 확인할 수 있었다.

• Journal of Korea Society of Industrial Information Systems
• /
• v.26 no.5
• /
• pp.11-19
• /
• 2021

In this paper, we proposed an asymmetric multi-core processor scheduling scheme which is based on the mileage of each core. We considered a big-LITTLE multi-core processor structure, which consists of low power consuming LITTLE cores with general performance and high power consuming big cores with high performance. If a task needs to be processed, the processor decides a core type (big or LITTLE) to handle the task, and then investigate the core with the shortest mileage among unoccupied cores. Then assigns the task to the core. We developed a mileage-based balancing algorithm for asymmetric multi-core assignment and showed that the proposed scheduling scheme is more cost-effective compared to the traditional scheme from a management perspective. Simulation is also conducted for the purpose of performance evaluation of our proposed algorithm.

• The KIPS Transactions:PartA
• /
• v.16A no.2
• /
• pp.113-124
• /
• 2009

With increasing multicore system, much effort has been put on the performance improvement of its application. Because multicore system has multiple processing devices in one system, its processing power increases compared to the single core system. However in many cases the advantages of multicore can not be exploited fully because the existing software and hardware were designed to be suitable for single core. When the existing software runs on multicore, its performance improvement is limited by the bottleneck of sharing resources and the inefficient use of cache memory on multicore. Therefore, according as the number of core increases, it doesn't show performance improvement and shows performance drop in the worst case. In this paper we propose a method of performance improvement of multicore system by applying Flow-Level Parallelism to the existing TCP/IP network application and operating system. The proposed method sets up the execution environment so that each core unit operates independently as much as possible in network application, TCP/IP stack on operating system, device driver, and network interface. Moreover it distributes network traffics to each core unit through L2 switch. The proposed method allows to minimize the sharing of application data, data structure, socket, device driver, and network interface between each core. Also it allows to minimize the competition among cores to take resources and increase the hit ratio of cache. We implemented the proposed methods with 8 core system and performed experiment. Experimental results show that network access speed and bandwidth increase linearly according to the number of core.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06b
• /
• pp.5-8
• /
• 2011

3차원 멀티코어 프로세서는 기존의 멀티코어 프로세서에서 문제가 되던 연결망 지연시간과 전력문제를 해결할 수 있는 새로운 프로세서 설계기술이다. 하지만, 전력밀도의 증가로 인해 발생하는 열섬현상은 3차원 멀티코어 프로세서의 새로운 문제점으로 두드러지고 있다. 이러한 문제를 해결하기 위해서 동적 온도 관리 기법이 사용되지만, 동적 온도 관리 기법을 적용하면 시스템에 성능 저하가 발생하게 된다. 따라서 본 논문에서는 3차원 멀티코어 프로세서에서 문제가 되는 열섬현상을 해결하기 위해 고온의 유닛을 대상으로 동적 온도 관리 기법을 적용하고자 한다. 실험대상으로는 시스템 성능에 많은 영향을 미치고 높은 접근 때문에 고온이 발생하는 TLB 유닛을 사용하고자 한다. 특히, 시스템의 성능 저하를 줄이기 위해서 기존의 시스템보다 낮은 성능을 보이는 마이크로 TLB 구조를 적용해 보고자 한다. 성능이 낮은 구조의 경우 일반적으로 더 낮은 온도 분포를 보이며 동적 온도 관리 기법에 영향을 덜 받기 때문에 동적 온도 관리 기법만 적용한 구조보다 더 낮은 성능 저하를 보일 수 있다. 실험결과 동적 온도 관리 기법을 적용한 경우 기존의 시스템에 비해 23.4%의 성능 저하가 발생하고 마이크로 TLB 구조를 적용한 경우 27.1%의 성능 저하가 발생함을 알 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.11a
• /
• pp.457-460
• /
• 2013

서버 및 PC 시장에서의 멀티코어 프로세서의 강세는 임베디드 기기에도 이어지고 있으며 최근 이기종 멀티코어 프로세서를 탑재한 임베디드 제품들도 출시되고 있다. 태스크 스케줄러 관점에서 멀티코어 프로세서는 태스크들이 효과적으로 스케줄링 될 수 있도록 코어를 선택하고 태스크의 이주를 통해 다른 코어들과의 로드를 유지해야 한다. 그러나 현재 임베디드 기기의 태스크 스케줄러는 모든 코어에 동일한 정책을 적용함으로써 태스크의 특징에 따른 효과적인 자원관리를 못하고 있다. 본 논문에서는 코어별로 스케줄링 정책을 관리하는 기법을 적용함으로써 태스크의 특징에 따른 코어의 활용을 높일 수 있는 방안을 제시한다.