• Title/Summary/Keyword: 코드 크기

Search Result 566, Processing Time 0.038 seconds

A Definition of Loop Byteocode for Performance Improvement of Java Virtual Machine (루프 바이트코드의 정의를 통한 자바가상머신의 성능 개선)

  • Lee, Ji-Hyun;Won, Hee-Sun;Moon, Kyung-Doek;Kim, Young-Kuk
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2002.11b
    • /
    • pp.1387-1390
    • /
    • 2002
  • 자바가상머신은 플랫폼에 독립적인 실행을 위해서 바이트코드라고 하는 스택(stack) 기반의 가상 기계어를 사용하므로 실행 속도가 느리다는 단점이 있다. 특히 루프문을 포함하는 자바프로그램을 자바가상머신에서 수행 시키면 루프에 관련된 몇 개의 동일한 바이트코드가 루프의 실행 횟수만큼 반복적으로 인터프리트해서 수행하므로 상당한 성능 저하를 유발한다. 본 논문에서는 이런 비효율적인 성능상의 문제점을 개선하기 위해 루프를 수행하는 새로운 바이트코드를 정의 및 구현하고, 이를 실제 클래스 파일에 적용하기 위한 코드 변경 절차와 방법을 제시한다. 제안된 바이트코드를 사용해서 루프의 처리 속도를 개선할 경우, 클래스 파일의 크기를 줄일 수 있을 뿐만 아니라 간단한 성능 평가를 통해서 자바가상머신의 성능 개선 효과를 확인할 수 있다.

  • PDF

Development of JDT Based Static Analyzer for Code Analysis (코드 분석을 위한 JDT 기반 정적 분석기 개발)

  • Park, Min-Gyu;Byun, Eun-Young;Han, Jeong-Wha;Kim, Robert Youngchul;Moon, So-Young
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2015.10a
    • /
    • pp.969-972
    • /
    • 2015
  • 오늘날 소프트웨어의 크기는 계속 증가하고 있는데 반해 IT 벤처/중소 업체의 경우 요구사항 및 설계 문서가 없는 경우가 빈번하다. 이러한 시스템의 경우 코드를 이해하여 수정이나 유지보수를 하는데 많은 시간과 비용이 투자된다. 또한 벤처/중소 업체에서 역공학 도구, 테스트 프로세스 등을 도입하여 소프트웨어 품질 향상을 시키기는 현실적으로 비용 면에서 어려움이 있다. 본 연구는 내재된 코드의 오류를 찾기 위해 JDT 기반 정적 분석기를 제안한다. 제안한 분석기의 설계 구조 및 구현으로 개발자 주도 코드 분석을 통해 코드 품질을 향상 시킬 것이다. 또한 요구사항과 코드의 불일치에 대한 가시화를 통해 소프트웨어의 유지보수성을 향상 시킬 것이다.

GVM SAL Code Optimization (GVM SAL 코드 최적화)

  • Kim, Eun-Kyoung;Yun, Sung-Lim;Oh, Se-Man
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2004.05a
    • /
    • pp.625-628
    • /
    • 2004
  • GVM(General Virtual Machine)은 무선 단말기 상에서 동적인 응용프로그램을 실행할 수 있는 가상 기계(Virtual Machine) 플랫폼이다. 가상 기계를 이용한 응용프로그램의 실행은 플랫폼 독립적인 실행이 가능하며 또한 효과적인 다운로드 솔루션을 통한 동적인 실행이 가능하다. GVM은 SGS 파일을 다운로드 받아 실행되는 시스템이므로, 성능의 저하없이 실행되기 위해서는 효율적인 최적화와 실행 시스템이 요구된다. 본 논문은 SGS 파일이 시스템 리소스의 제한이 큰 무선 단말기 상에서 보다 효율적으로 실행되기 위해서 SAL 코드에 대한 최적화를 수행하였다. SAL 코드 최적화 단계를 수행한 GS 파일은 부분적으로 SGS 파일의 최적화를 가져와 전체 SGS 파일의 크기를 줄이고, 실행될 때 수행 속도 면에서 좀 더 빠른 실행 속도를 가지게 된다. 존재하는 최적화 방법론에 관한 연구를 통하여 SAL 코드의 특성을 고려한 최적화 방법론을 제시하고, 최적화된 SAL 코드를 생성하기 위한 코드 최적화기에 관하여 설계하고 구현하였다.

  • PDF

BER Performance of an Offset Stacked Spreading CDMA System Based on Orthogonal Complementary Codes (직교 상보코드 기반의 옵셋누적 확산 CDMA 시스템의 비트오율 성능)

  • Kim, Myoung-Jin
    • Journal of the Institute of Electronics Engineers of Korea TC
    • /
    • v.46 no.3
    • /
    • pp.1-8
    • /
    • 2009
  • DS-CDMA system has very low bandwidth efficiency, hence it is difficult to maintain high spreading gain for high speed data transmission. Offset stacked spreading CDMA(OSS-CDMA) is a transmission scheme where spreading codes with chip offsets are overlapped, then transmitted. This kind of system requires a code set that guarantees orthogonality between codes in the set of any cjip offset. An orthogonal complementary code set has a property that the crosscorrelation function between codes in the group is zero for all shifts, hence it can be used for an OSS-CDMA system. In an OCC-OSS CDMA system each user is assigned an orthogonal complementary code group. User data bit is spread by the given codes and overlapped, and the code sequences are transmitted with multicarrier. However, the offset stacked spread sequences are multilevel, and the number of symbol levels is increases as the spreading efficiency is increased. When the OSS sequence is transmitted with MPSK mapping, the signal constellation becomes dense, and the system is easily affected by channel impairments. In this paper, we propose a level clipping scheme on OSS sequence before MPSK modulated. Simulations have been carried out to investigate the BER performance of the OCC-OSS CDMA system in AWGN environment. The results show that proposed scheme outperform the scheme without level clipping.

하이브리드 모터의 설계와 연소특성 연구를 위한 실험장치 제작

  • 하윤호;이창진
    • Proceedings of the Korean Society of Propulsion Engineers Conference
    • /
    • 2002.04a
    • /
    • pp.72-72
    • /
    • 2002
  • 건국대학교 연소추진 실험실에서 수행할 하이브리드 로켓 모터 연소특성 연구를 위한 실험장치를 설계하고 구성하였다. 실험장치를 제작하기 전에 기본적인 설계요구사항을 바탕으로 모터의 제작을 위한 수치코드를 작성하였다. 연소실 압력과 그레인의 형상, 산화제와 고체연료의 종류를 바탕으로 작성한 수치코드를 사용하여 로켓 모터를 설계하였다. 모터 설계코드를 통하여 세부적인 로켓모터와 노즐의 크기, 특성속도. 연소시간과 공급산화제의 유량 등을 계산하였고, 설계 전에 문헌연구와 이론을 바탕으로 일반적으로 실험실에서 사용되는 하이브리드 로켓 모터에 근접하게 설계를 진행하여 시행착오를 최소화하였다.

  • PDF

A Meta-data Generation Technique for Efficient Code Reuse Attack Detection (효율적인 Code Reuse Attack 탐지를 위한 Meta-data 생성 기술)

  • Han, Sangjun;Heo, Ingoo;Paek, Yunheung
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2014.04a
    • /
    • pp.502-505
    • /
    • 2014
  • 최근 들어, 모바일 기기의 시스템을 장악하여 중요 정보를 빼내는 등의 악성 행위를 위해 Code Reuse Attack (CRA) 이 널리 사용되고 있다. 이러한 CRA 를 막기 위한 방법으로 branch 의 trace 를 분석하여 CRA 고유의 특성을 찾아내는 Signature 기반 탐지 기술이 있다. 이러한 탐지 기술을 효율적으로 지원하기 위하여, 본 논문에서는 ARM 프로세서용 바이너리를 분석하여, signature 분석을 위해 필수적으로 분석되어야 하는 gadget 의 크기를 빠르게 접근할 수 있는 meta-data 를 생성하는 기술을 제안한다. 이러한 meta-data 를 활용하는 방식은 gadget 의 크기를 계산하는 추가적인 코드의 수행을 제거해 주므로, 더욱 효율적으로 CRA 를 탐지할 수 있도록 도와준다. 실험 결과, 이러한 meta-data 는 본래의 바이너리 코드 대비 9% 만의 크기 증가를 일으키는 것으로 나타났다.

A New Type of Complementary Code Keying Orthogonal frequency Division Multiplexing (CCK-OFDM) Wireless LAN Modem (새로운 방식의Complementary Code Keying Orthogonal Frequency Division Multiplexing (CCK-OFDM) 무선랜 모뎀에 관한 연구)

  • 정원정;박현철
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.29 no.8C
    • /
    • pp.1069-1075
    • /
    • 2004
  • In this paper, we show the equivalence between complementary code keying (CCK) codeword and coset of the first order Reed-Muller (RM) code with variables of three. The CCK codewords are Golay sequences which have peak-to-average power ratio (PAPR) of two at most and can correct one error. We propose a CCK-orthogonal frequency division multiplexing (OFDM) modem to reduce PAPR. Also, we present the performance improvement techniques by increasing the variables of four to correct three errors and reduce PAPR at least 9㏈ with this system. Although, two Fast Hadamard Transform (FHT) blocks of size 8 64 are required at the receiver, we reduce the complexity by using FHT blocks of size 8 64 and 2 4 without deteriorating the performance. We generalize our results that we may increase the variables of RM code to enhance the error correcting and PAPR reduction capabilities without increasing receiver's complexity.

The Circuit Design and Analysis of the Digital Delay-Lock Loop in GPS Receiver System (GPS 수신 시스템에서 디지탈 지연동기 루프 회로 설계 및 분석)

  • 금홍식;정은택;이상곤;권태환;유흥균
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.19 no.8
    • /
    • pp.1464-1474
    • /
    • 1994
  • GPS(Global Positioning System)is a satellite-based navigation system that we can survey where we are, anywhere and anytime. In this paper, delay-lock loop of the receiver which detects the navigation data is theoretically analyzed, and designed using the digital logic circuit. Also logic operations for the synchronization are analyzed. The designed system consists of the correlator which correlates the received C/A code and the generated C/A code in the receiver, the C/A code generator which generates C/A code of selected satellite, and the direct digital clock syntheizer which generates the clock of the C/A code generator to control the C/A code phase and clock rate. From the analyses results of the proposed digital delay-lock loop system, the system has the detection propertied over 90% when its input signal power is above-113.98dB. The influence of input signal variation of digital delay loop, which is the input of A/D converter, is investigated and the performance is analyzed with the variation of threshold level via the computer simulation. The logic simulation results show that the designed system detects precisely the GPS navigation data.

  • PDF

Dynamic Code Placement Techniques for Scratch-Pad Memory (Scratch-Pad 메모리를 위한 동적 코드 배치 기법)

  • Kim Chihun;Jang Choonki;Lee Jaejin;Min Sang Lyul
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.07a
    • /
    • pp.784-786
    • /
    • 2005
  • SPM (Scratch-Pad Memory)을 위한 코드 배치 기법과 demand paging기법을 Post pass optimizer를 사용하여 구현한다. 코드 배치 문제는 ILP (Integer Linear Programming) 문제로 변환하여 해결한다. 최적 화기는 ILP 해답의 질을 높이기 위해 응용 프로그램의 프로파일 정보를 사용하고, 코드로부터 natural loop을 추출한다. 또한 SPM을 사용하여 demand paging을 할수 있도록 추가 코드를 삽입한다. 이 기법을 사용해 6개의 내장형 응용 프로그램을 실험하였고, 프로그램 크기의 $20\%$에 해당하는 SPM에 대해 전력 소모는 $75.9\%$로 감소하였고 성능은 $54.5\%$ 증가하였다.

  • PDF

Fast VQ Codebook Search Algorithms Using Index Table (인덱스 테이블을 이용한 고속 VQ 코드북 탐색 알고리즘)

  • Hwang, Jae-Ho;Kwak, Yoon-Sik;Hong, Choong-Seon;Lee, Dae-Young
    • The Transactions of the Korea Information Processing Society
    • /
    • v.7 no.10
    • /
    • pp.3272-3279
    • /
    • 2000
  • In this paper, we propose two fast VQ coclebook search algorithms efficient to the Wavelet/ VQ coding schemes. It is well known that the probability having large values in wavelet coefficient blocks is very low. In order to apply this property to codebook search, the index tables of the reordered codebook in each wavelet subband ae used. The exil condition in PDE can be satisfied in an earlystage by comparing the large coefficients of the codeword with their corresponding elements of input vector using the index tbles. As a result, search time can be reduced.

  • PDF