• Journal of Convergence Society for SMB
• /
• v.2 no.1
• /
• pp.33-40
• /
• 2012

Recently, embedded environment suffers a huge change, by growth of hardware and turning to be software-controlled. This has improved embedded software complexity. It also brought us the limit of the old development way to resolve the problem. Model-driven development is one solution to solve the limit common software development by previous way, and it became a one uses for embedded environment also. In this paper, we propose model based development approach for embedded software, witch consists of diagram editor and automatic code generator. The diagram editors are implemented by GMF, which include additional functions to solve memory restrictions and concurrent execution problems without OS environment to a automatic code generator. In order to verify the generated code, it will be tested in main control model of UAV by replacing existing module with generated one.

• Journal of Internet Computing and Services
• /
• v.3 no.3
• /
• pp.1-9
• /
• 2002

The various researches are investigated for transforming byte code into objective machine code which can be implemented in the specific processor using classical compiling methods to improve the execution speed of the JAVA language. The code generation techniques using pattern matching can generate more high-quality code than code expansion techniques. We provide, in this research, the standardized pattern describing methods and pattern matching techniques that can be used to generate the register-based inter-language which is for the effective native code generation from byte code. And we designed and realized the inter-code transformer with which we can generate the high-quality register-based inter-code using standardized pattern described formerly.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04b
• /
• pp.418-421
• /
• 2002

최근 소프트웨어 위기를 극복하기 위한 객체지향 개발 방법론의 한계성이 나타남에 따라, 컴포넌트 기반의 소프트웨어 공학에 대한 연구가 활발히 진행되고 있다. 효율적인 컴포넌트 재사용을 위해서는, 컴포넌트 개발 시 하나의 컴포넌트 개발에 집중하기보다는 공통된 특징을 공유하는 컴포넌트 패밀리 개발에 초점 을 맞추어 야 한다. 본 논문에서 는 컴포넌트 패밀리 구축을 위한 도메인 공학과 특성 모델(Feature Model)을 기반으로, XML 명세서를 받아들여 사용자가 원하는 컴포넌트를 자동 생성하는 컴포넌트 코드 생성기와 재사용 프로세스를 제안한다. 컴포넌트 재사용자가 특정 컴포넌트 패밀리 의 특성 모델에 서 필요한 특성을 선택하면 컴포넌트 코드 생성기는 재사용자의 목적과 환경 에 적합한 코드를 자동 생성한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2004.11a
• /
• pp.433-436
• /
• 2004

자바 언어는 객체지향 언어로써 인터프리터에 의하여 실행되고 구조 중립적이다. 자바 언어는 인터프린트 과정을 거치므로 다른 언어에 비해서 실행이 느리다는 단점을 가지고 있다. 자바 바이트코드의 실행 비용을 줄이기 위한 연구의 일환으로 본 논문에서는 자바 바이트코드 최적화기인 CTOC 중에서 스택기반 코드를 받아 들여 스택을 사용하지 않는 3-주소 코드로 변화시키는 CTOC-TR의 설계에 대하여 논한다. CTOC-TR은 총 3단계를 변환 과정을 수행하는데 첫 단계에서는 타입 없는 3-주소코드를 생성한다. 두 번째 단계에서는 스택변수와 지역변수를 나누는 과정을 수행하는데 이 과정은 타입을 정해주기 위해서 꼭 필요한 과정이다. 마지막으로 타입 추론 함수를 이용하여 나누어진 변수에 타입을 지정한다. 그 후 생성된 3-주소 코드를 분석기와 최적화기에 입력시켜 효율적인 3-주소 코드를 생성한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2004.05a
• /
• pp.301-304
• /
• 2004

자바의 특징 중에 한 가지는 자바 가상 기계를 기반으로 하고 있게 때문에 특정한 하드웨어나 운영체제에 영향을 받지 않고 독립적으로 수행이 가능하다는 것이다. 하지만 자바 언어로 개발된 애플리케이션은 C나 C++등 다른 언어로 작성한 프로그램에 비하여 실행이 매우 느리다는 단점을 가지게 된다. 이는 자바 가상 기계 에서 바이트코드가 인터프리터 방식으로 사용되기 때문이다. 이러한 단점을 보안하기 위하여 여러 가지 최적화 기법이 적용되고 있다. 본 논문에서는 이러한 방법으로써 바이트코드를 3주소형태 코드로 변환하는 변환기 설계에 대해서 제안할 것이다. 바이트코드에서 스택을 사용하지 않는 3주소형태 코드로의 변환하기 위하여 크게 세 단계를 걸친다. 첫째, 스택에 대한 명백한 참조를 가진 타입화된 스택기반의 중간표현을 생성한다. 둘째, 생성된 코드에서 타입에 대한 정보를 추출하고 추출된 정보를 저장하는 기억장소를 할당하여 추출된 정보를 저장시킨다. 셋째, 스택을 대신할 타입이 없는 지역변수를 생성하여 각각의 변수에 알맞은 타입을 분배함으로써 타입화되고 명백한 3주소형태 코드를 생성한다. 이러한 방식으로 스택기반 언어에서 발생하는 문제점을 해결한다.

• Journal of the Korea Society of Computer and Information
• /
• v.6 no.4
• /
• pp.100-103
• /
• 2001

The best solution to improve the execution speed of Java program is to make use of the high speed JVM(Java Virtual Machine). The performance of JVM depends on the difference of its implementation. One of the technologies to enhance JVM performance is a JIT(Just-in-Time) code generator. The JIT code generator transforms Java byte code to the native machine code in accordance with computer system platform. The native machine code is faster than the existing interpreter method, since it can reduce the time to analyze the Java byte code. But the JIT code generator have the problem of increasing the traffic between stack and register because of using many register. Therefore, this paper suggests how to reduce the traffic by applying the policy of stack allocation to JIT code generation, as one of the methods to enhance the performance of JVM.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.24 no.2
• /
• pp.59-64
• /
• 2024

The small tracking radar randomly changes the transmission period to avoid deceptive signals such as RGPO (Range Gaet Pull Off) operated on the target. Since the code repeats after a specific section, it becomes difficult to avoid a deceptive signal when the repetition is exposed. In this paper, a more realistic transmission pulse code is generated by adding random code generation through FPGA and system white noise. We present the research results of code generation that generates PRF that can avoid repetition while using pseudo-random code in EPROM using FPGA. Also, the result of designing random PRF pulse was confirmed by applying it to tracking radar.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.04a
• /
• pp.56-59
• /
• 2010

오늘날 임베디드 환경에서의 하드웨어의 발전에 더불어, 소프트웨어의 복잡도가 점점 증가하고, 유지보수에 대한 비용이 증가함에 따라 UML모델을 이용한 자동코드 생성에 대한 관심이 더욱 커지고 있다. UML을 이용한 코드 생성의 효과적으로 이루어지기 위해서는 설계된 모델의 무결성이 요구되고 이를 위해서는 모델의 논리적 검증이 선행되어야 한다. 아울러 설계자로 하여금 정의하는 모델이 명확하게 이해되고 구현될 있어야 한다. 하지만 코드 생성의 행위적 관점의 기본이 되는 상태머신 다이어그램에서 잘 드러나는 흐름과는 다르게 데이터의 사용은 다이어그램 내부에 숨겨져 있어 설계자로 하여금 모델에 대한 이해를 어렵게 하고 잠재적인 에러의 내포 가능성이 제기되어 왔다. 본 논문은 이러한 문제의 해결을 위해 코드 내포 상태머신 다이어그램의 데이터 시각화기법을 이용하고, 이러한 시각화 기법을 이용하여 데이터 사용관점에서의 모델의 이해를 도움과 동시에 이를 통하여 더욱 정확한 모델링을 수행하고 더불어 이를 통해 최종적으로는 더욱 효율적인 형태의 코드를 생성하는 코드 자동 생성기의 설계를 제안 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.558-561
• /
• 2008

본 논문은 실행시에 가변적인 형태의 사용자 인터페이스를 제공하기 위해서 GUI 코드 생성기 시스템을 구현한다. 이 시스템에서는 XML 문서를 이용하여 GUI구조를 기술한다. SAX를 이용하여 파싱한다. 파싱 결과물인 트리를 비지터 패턴을 이용하여 각 태그에 해당하는 코드를 생성하고 이 코드를 자이썬 인터프린터를 이용하여 사용자 인터페이스를 생성한다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.6 no.4
• /
• pp.206-211
• /
• 2005

We describe the design for a correlator and an access code generator in bluetooth system. These are used for a connection setting, a packet decision and a clock synchronization between Bluetooth units. The correlator consists of two blocks; carry save adder based on Wallace tree and threshold-value decision block. It determines on an useful packet and clock-synchronization for input signal of 1.0Mbps through the sliding-window correlating. The access-code generator also consists of two blocks; BCH(Bose-Chadhuri-Hocquenghem) cyclic encoder and control block. It generates the access-codes according to four steps' generation process based on Bluetooth standard. In order to solve synchronization problem, we make use of any memory as a pseudo random sequence. The proposed correlator and access-code generator were coded with VHDL. An FPGA Implementation of these modules and the simulation results are proved by Xilinx chip. The critical delay and correlative margin based on synthesis show the 4.689ns and the allowable correlation-error up to 7-bit.