• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.3
• /
• pp.73-84
• /
• 2002

Fast and accurate new capacitance determination methodology for non-uniform complicated multi-layer VLSI interconnects is presented. Since a capacitance determination of intricate multi-layer interconnects using 3-dimensional field-solver is not practical, quasi-3-dimensional methodology is presented. Interconnects with discontinuity (i.e., bend structure and different spacing between lines, etc.) are partitioned. Then, each partial capacitance of divided parts is extracted by using 2-dimensional extraction methodology. For a multi-layer interconnects with shielding layer, the system can be simplified by investigating a distribution of charge in it. Thereby, quasi-3-dimensional capacitance for multi-layer interconnects can be determined by combining solid-ground based 2-dimensional capacitance and shielding effect which is independently determined with layout dimensions. This methodology for complicated multi-layer interconnects is more accurate and cost-efficient than conventional 3-dimensional methodology It is shown that the quasi-3-dimensional capacitance methodology has excellent agreement with 3-dimensional field- solver-based results within 5% error.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.16 no.5
• /
• pp.989-998
• /
• 2012

A ratio type of capacitance measurement circuit is proposed to measure an extremely small value of the fF capacitance on this paper. This measurement circuit is formed with a switched-capacitor integrator, a comparator, and logic circuit blocks to control the switches. It converts the measured ratio value between the known value of on-chip capacitor and the unknown value of capacitor to the digital signal. The fF capacitance with minimized error can be obtained by calculating this ratio. This proposed circuit is designed with standard CMOS $0.18{\mu}m$ process, and various HSpice simulations prove that this capacitance measurement circuit is able to measure the capacitance under 5fF with less than ${\pm}0.3%$ error rate.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.395-396
• /
• 2015

본 논문에서는 수퍼커패시터 에너지 저장장치의 DC링크 커패시터뱅크 커패시턴스 추정에 관하여 기술한다. DC링크 커패시터뱅크에 임의의 주파수성분의 전류를 주입하여 생성되는 전압과 전류의 AC성분의 관계로 커패시턴스를 추정하였다. 제안한 방법은 온라인으로 실시간 추정이 가능하며, BPF(Band Pass Filter)를 구성하여 동일한 주파수 신호를 추출하여 커패시턴스를 추정한다. 100%, 110% 계통전압에서도 커패시턴스의 평균 값은 2.03F과 2F으로 나타났고, 분산은 0.0005와 0.0001로 나타나 동일한 추정 값이 연속해서 계산되어 타당성을 검증하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2017.04a
• /
• pp.1131-1134
• /
• 2017

본 연구는 차동 용량형 섬유 압력 센서를 개발하고, 이를 깔창에 부착하여 보행 측정에 응용하는 것을 목적으로 한다. 차동 용량형 섬유 압력 센서는 3장의 전도성 섬유 사이에 2장의 절연체를 위치시키는 형태로, $5cm{\times}5cm{\times}0.23cm$ (가로 ${\times}$ 세로 ${\times}$ 두께) 크기로 제작하였다. 커패시턴스를 측정하기 위해 커패시턴스-디지털 변환칩(AD7152), ATMega328로 구성된 시스템을 제작하였고 PC로 데이터를 전송하여 모니터링을 수행하였다. 센서의 힘-커패시턴스 변화 특성 평가를 위해 센서에 가하는 중량을 65 kg 까지 5 kg 씩 증가시켜 가며 커패시턴스 변화를 측정하였다. 실험 결과, 무게에 따라 커패시턴스가 증가하는 것을 확인하였다. 보행 측정 가능성을 평가하기 위해 센서를 깔창에 부착한 후 보행 신호를 측정하였으며, 그 결과 보행에 따라 센서의 커패시턴스 값이 변화하는 것을 확인하였다. 이로부터 제작한 차동용량형 섬유 센서는 보행 측정에 활용할 수 있는 가능성을 확인하였다.

• Journal of IKEEE
• /
• v.22 no.1
• /
• pp.209-212
• /
• 2018

In this work, we developed P(VDF-TrFE) organic/ferroelectric material based metal-ferroelectric-metal (MFM) capacitors in order to improve the switching characteristics of gallium nitride (GaN) heterojunction field-effect transistors (HFET). The 27 nm-thick P(VDF-TrFE) MFM capacitors exhibited about 60 ~ 96 pF capacitance with a polarization density of $6{\mu}C/cm^2$ at 4 MV/cm. When the MFM capacitor was connected in series with the gate electrode of GaN HFET, the subthreshold slope decreased from 104 to 82 mV/dec.

• Proceedings of the KIPE Conference
• /
• 2009.11a
• /
• pp.219-221
• /
• 2009

태양전지 어레이(PV-array)로부터 발전되는 DC 전력을 AC로 변환시켜 계통으로 발전시키는 역할을 하는 태양광 발전 시스템용 PCS의 스위칭 회로 Topology로는 일반적으로 3상 풀브리지 회로가 사용된다. 이러한 3상 풀브리지 회로 시스템의 수명예측을 위해 DC link 단의 커패시터의 커패시턴스를 계산하여 커패시턴스의 감소정도를 이용하여 전체 시스템의 수명을 예측하게 된다. 이러한 커패시터의 상태를 추정하기 위해서는 시스템을 정지시킨 후 커패시터를 분리하여 커패시턴스를 측정하는 방법, 특정 주파수의 전류(일반적으로 저주파)를 주입하고 주입한 전류의 주파수에 해당하는 전류 및 전압을 검출하여 capacitance 연산하는 방식등이 이용된다. 시스템을 정지시킨 후 커패시터를 분리하여 커패시턴스를 측정하는 방법은 번거로우며, 전류 주입을 이용한 방식은 불필요한 고조파 전류가 계통으로 침투하는 단점을 가진다. 그러므로 본 연구에서는 모듈타입 PCS 이용시 계통으로 고조파 침투가 없는 비침투 커패시턴스 계산 알고리즘을 제안한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.11
• /
• pp.53-59
• /
• 2004

This paper proposes an efficient method for computing the 3-dimensional capacitance of complex structures. The proposed method is based on applying numerical 2-dimensional capacitance extraction formula for 3-dimensional interconnect models. This method improves the extraction efficiency 952 times while compromising the accuracy within 1.8 percentage of maximal relative error, compared with the results of Fastcap program for various 3-D models. The proposed method can be used efficiently to extract electrical parameters of on/off-chip interconnects in VLSI systems.

• Proceedings of the KIPE Conference
• /
• 2015.11a
• /
• pp.177-178
• /
• 2015

본 논문에서는 수퍼커패시터 뱅크로 구성된 에너지 저장장치의 DC링크에 임의의 주파수성분의 AC전압과 전류를 통해 측정된 임피던스의 크기와 위상차를 통하여 실시간으로 커패시턴스를 추정하는 방법에 대한 검증 결과를 기술하고, 수퍼커패시터의 용량 및 계통의 변화에 따라 측정값의 결과를 비교 분석 하였다. 수퍼커패시터 뱅크는 정상 계통인 경우 평균 1.95F 으로 정격용량의 약 85%가 추정 되고 계통의 크기를 90%, 110%로 변화함에 있어서도 동일한 결과를 얻었다. 수퍼커패시터 뱅크의 커패시턴스에 변화를 주었을 경우에도 최대 오차율 약 1.5% 이내에 반복적으로 추정되는 것을 확인하여 수퍼커패시터 뱅크의 커패시턴스 추정방법이 타당함을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.34-36
• /
• 2020

본 논문은 전기자동차용 탑재형 충전기에 사용되는 능동 전력 디커플링 회로의 커패시턴스 저감 기법을 제안한다. 탑재형 충전기의 허용 DC-link 전압 리플과 커패시턴스 사이의 관계를 분석하고, 허용 리플 크기에 따른 최적 커패시턴스의 크기를 도출한다. 제안하는 설계 기법은 시뮬레이션 및 실험 결과를 기반으로 검증한다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.193-195
• /
• 2020

최근 반도체 제조공정에서 핵심기술의 국산화에 대한 관심이 증가하고 있다. 따라서 제조공정의 하나인 에칭공정의 핵심기술인 RF플라즈마 기술에대한 관심또한 증가하고 있다. 본 논문에서는 그중에서도 RF플라즈마에 사용되는 임피던스 정합기에 사용되는 가변커패시터에 대한 새로운 구조를 제안한다. 최근까지 임피던스 정합기는 기계식으로 가변하는 가변커패시터(Vacuum Variable Capacitor, 이하 VVC)를 주로 사용했다. 하지만 기계식으로 커패시턴스를 가변하기 때문에 공정시간의 상당부분을 정합시간에 소모하게 된다. 따라서 최근에 정합시간을 줄이기 위해 전력전자 기술을 사용하여 전기적으로 커패시턴스를 가변하는 가변 커패시터 (Electrical Variable Capacitor, 이하 EVC)가 개발되고 있다. 그러나 EVC는 부피가 크고 커패시턴스의 해상도가 적다는 문제를 갖는다. 그러므로 본 논문에서는 VVC와 EVC의 장점을 결합하여 새로운 구조의 가변 커패시터인 하이브리드 가변 커패시터 (Hybrid Variable Capacitor, 이하 HVC)를 제안한다.