• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2003.05a
• /
• pp.83-87
• /
• 2003

본 논문에서는 안테나의 이득을 극대화하기 위해서 Bluetooth PCB Layout 위에 내장형 마이크로 칩 안테나를 직접 설계하여 Bluetooth의 주요 사양인 2.4~2.4835GHz에서 동작할 수 있도록 Bluetooth용 내장형 마이크로 칩 안테나를 설계하였다. Bluetooth PCB Layout 크기는 실제 크기와 같은 54mm$\times$19mm$\times$2.4mm로 설계하고 마이크로 칩 안테나 크기는 11mm$\times$4mm$\times$l.6mm로 설계하여 상용화 된 프로그램인 HFSS에 의해 3.616dBi의 이득을 얻었다. 설계 제작된 Bluetooth용 내장형 마이크로 칩 안테나는 2.45GHz의 중심주파수에서 넓은 대역폭 10.71%을 확인하였다. 또한, 마이크로 칩안테나에서 용량의 변화와 용량의 위치 변화, 급전점의 위치 변화에 따른 공진주파수, 대역폭, 이득 등의 특성을 비교하였고, 제작된 칩안테나의 측정된 방사패턴에서 E-면과 H-면을 비교 분석했다.

• Journal of the Korean Vacuum Society
• /
• v.21 no.4
• /
• pp.185-192
• /
• 2012

p-n junction temperature and thermal resistance of Light Emitting Diode (LED) package are affected by the chip size due to the change of the thermal density and the external quantum efficiency considering the heat dissipation through conduction. In this study, forward voltage was measured for two different size LED chips, 24 mil and 40 mil, which consist constitute 16-chip package. p-n junction temperature and thermal resistance were determined by thermal transient analysis, which were discussed in connection with the electrical characteristics of the LED chip and the structure of the LED package.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2002.05a
• /
• pp.230-233
• /
• 2002

본 논문에서는 안테나의 이득을 극대화하기 위해서 Bluetooth PCB Layout 위에 Bluetooth용 내장형 마이크로 칩 안테나를 직접 설계하여 Bluetooth의 주요 사양인 2.4~2.4835GHz에서 동작할 수 있도록 Bluetooth용 내장형 마이크로 칩 안테나를 설계하였다. Bluetooth PCB Layout 크기는 실제 크기와 같은 54mm$\times$19mm$\times$2.4mm로 설계하고 마이크로 칩 안테나 크기는 11mm$\times$4mm$\times$l.6mm로 설계하여 상용화 된 프로그램인 HFSS에 의해 3.616dBi의 이득을 얻었다. 설계 제작된 Bluetooth용 내장형 마이크로 칩 안테나는 2.45GHz의 중심주파수에서 넓은 대역폭 10.71%을 확인하였다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.12a
• /
• pp.7-11
• /
• 2003

집적회로에서 발생되는 열은 회로의 불안정한 동작을 야기하여 시스템의 기능을 저하시키므로 동작중인 집적회로를 일정온도 이하로 유지 할 수 있는 장치가 요구된다. 현재 사용되는 방열 시스템은 대부분이 크기가 큰 공냉식이며 Heat sink의 크기로 인해 수냉식의 방열 시스템 역시 그 크기가 칩의 크기보다 매우 크다. 본 논문에서는 드라이 필름 레지스터를 사용하여 짧은 제작 기간과 적은 비용으로 Master를 제작하였다. 이 Master를 사용한 Replication 공정을 이용하여 칩의 패키지내에 삽입될 수 있는 Polymer Heat Exchanger를 제작하였다.

• IE interfaces
• /
• v.10 no.1
• /
• pp.79-93
• /
• 1997

지난 30여 년간 반도체 제조 공정 중 FAB공정에서 칩 수율 모델의 개발과 적용은 반도체생산 계획 및 조업 관리를 위해 반도체 제조사들에게는 중요한 관리 대상이 되어 왔으며 제조업체들은 다양한 수율 모델들을 각 업체의 조건에 맞게 채택, 적용하여 왔다. 집적 기술의 발전은 반도체 칩의 크기에도 변화를 가져와 웨이퍼상의 결점들이 형성하는 클러스터를 설명할 수 있어야 했으며 칩 면적의 증가는 새로운 수율 모델을 개발케 하였다. 본 논문은 반도체 제조 공정에 대한 고찰과 수율 계산에 영향을 미치는 결점의 클러스터 효과 및 결점 크기를 중심으로 하는 치명 확률에 대하여 살펴보고, 포아송 모델에서 파생된 대표적인 칩 수율 모델들에 대한 설명과 칩 면적의 변화에 따른 각 모델별 수율 계산 비교 및 반도체 수율의 이용에 대하여 기술한다.

• Proceedings of the KIEE Conference
• /
• 2006.07c
• /
• pp.1345-1346
• /
• 2006

본 논문에서는 솔레노이드 형태의 칩 인덕터와 나선형태의 박막 인덕터에 대하여 주파수 특성을 비교 분석하여 장 단점을 정의하고자 한다. 솔레노이드형 RF 칩 인덕터는 $1.0mm{\times}0.5mm{\times}0.5mm$의 크기에 11nH의 인덕턴스를 가질 수 있도록 6회 권선하였다. 나선형 박막 인덕터는 $213{\mu}m{\times}250{\mu}m{\times}304{\mu}m$의 크기에 11nH의 인덕턴스를 가질 수 있도록 7회 권선하였다. 시뮬레이션을 위하여 AnSoft사의 HFSS를 이용하였으며, 이 결과 솔레노이드형 RF 칩 인덕터는 2GHz에서 77 정도의 품질계수와 5.6GHz의 SRF를 가진다. 반면 나선형 박막 인덕터는 2GHz에서 14 정도의 품질계수와 4.5GHz의 SRF를 가진다. 성능면에서는 솔레노이드형 RF 칩 인덕터가 우수한 특성을 나타내었으나 크기를 감소시키는데 제한을 받으므로, 향후 소형 경량화를 위하여 박막 인덕터의 개발은 필수적이며, 성능을 더욱 향상시키기 위하여 나선형태와 재료의 개발이 필수적이라 하겠다.

• Journal of the Korean GEO-environmental Society
• /
• v.22 no.12
• /
• pp.41-50
• /
• 2021

This study investigated the changes in engineering characteristics of sand-tire chip mixtures during repetitive loading. To quantify the changes in the maximum shear modulus according to the tire chip content in the mixtures and the particle size ratio between sand particle and tire chip, the samples were prepared with tire chip content of TC = 0, 10, 20, 40, 60, and 100%, and the particle size ratios SR were also set to be SR = 0.44, 1.27, 1.87, and 4.00. The stress of the prepared sample was applied through a pneumatic cylinder. The experiment was conducted in the order of static loading (= 50 kPa), cyclic loading (= 50-150 kPa), static loading (= 400 kPa) and unloading. The stress applied to tested mixtures was controlled by a pressure panel and a pneumatic valve by using an air compressor. The shear wave velocity was measured during static and cyclic loadings by installing bender elements at the upper and lower caps of the mold. The results demonstrated that the change in maximum shear modulus of all tested materials with varying SR during repetitive loading is the most significant when TC ~ 40%. In addition, the mixture with smaller SR at a given TC shows greater increase in maximum shear modulus during repetitive loading.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.108.1-108.1
• /
• 2014

제품의 고성능 사양을 위해 초미소 크기(Nano Size)의 구조를 갖는 제품들이 일상에서 자주 등장한다. 대표 제품은 주변에서 쉽게 접할 수 있는 전자제품의 반도체 칩이다. 반도체 칩 소자 구조는 크기를 줄이는 것 외에도 적층을 통해 소자의 집적도를 높이는 방향으로 진화를 하고 있다. 복잡한 구조로 인해 발생되는 여러 반도체 결함 중에 TSV 결함은 현재 진화하는 반도체 칩의 구조를 대변하는 대표 결함이다. 이 결함을 효율적으로 검출하고 다루기 위해서는 초미소 크기(Nano Size)의 결함을 비파괴적인 방법으로 가시화하고 분석하는 장비가 필요하다. X-ray 시스템은 이러한 요구를 해결하는 훌룡한 한 방법이다. 이 논문에서는 X-ray 시스템의 구성 및 위의 TSV 결함을 검출하고 분석하기 위한 시스템의 특징에 대해 설명을 한다. X-ray 시스템은 크게 X선을 발생시키는 X선튜브와 대상 물체를 투과한 X선을 영상화하는 디텍터, 대상물체의 영상화를 위해 물체를 적절하게 구동시키는 이동장치로 구성되어 있다. 초미소크기(Nano Size)의 결함 검출을 위해서는 X선 튜브, 디텍터, 이동장치에 요구되는 사양의 복잡도, 정밀도는 이러한 시스템의 개발을 어렵게 만든다. 이 논문에서는 이러한 시스템을 개발 시에 시스템 핵심 요소의 특징을 분석한다.

• Proceedings of the Korean Nuclear Society Conference
• /
• 1995.05b
• /
• pp.609-615
• /
• 1995

Chip machining에 의한 U$_3$Si 분말제조시 절삭가공조건이 분말 입도 분포에 미치는 영향을 조사하기 위하여 U$_3$Si ingot를 선반에서 초경공구를 사용하여 절삭속도 및 이송속도를 변화시키면서 chip을 가공하였고, 가공된 chip의 형상을 광학현미경으로 관찰하고 칩의 크기를 측정하였다. 모든 절삭조건에서 톱니모양의 칩(saw toothed chip)이 형성되었으며, 일정한 절삭속도에서 공구의 이송속도를 변화시켰을 때 이송속도가 증가함에 따라 칩 두께의 증가와 함께 chip segment의 폭도 증가하여 chip segment 의 크기가 뚜렷이 증가함을 보였다. 또한 chip segment의 크기는 절삭속도 보다는 공구의 이송속도에 크게 영향을 받는 것을 알 수 있었고 분말의 입도 분포에도 크게 영향을 미치는 것으로 나타났다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.11B
• /
• pp.1948-1956
• /
• 2000

본 논문은 보드 레벨 테스팅 및 경계주사기법의 응용을 위한 테스트 버스 콘트롤러의 설계와 구현에 관해 다룬다. 테스트 버스 콘트롤러는 프로세서와 인터페이스를 통하여 IEEE 1149.1 테스트 버스를 제어하기 위한 칩이다. 최근 들어 IEEE 1149.1은 여러 분야에서 응용되어지고 있어서 다양한 응용분야에 적합한 테스트 버스 콘트롤러의 설계가 요구된다. 보드 레벨 테스팅을 위해서 SVF에 정의된 테스트를 수행할 수 있어야 하며, System-on-a-Chip (SoC) 설계 방식에서 내장되어지기 위해서는 작은 칩 크기와 높은 고장 검출률을 가져야 한다. 본 논문에서 구현된 칩은 기존의 테스트 장비에서 널리 쓰이는 SVF에 정의된 테스트를 모두 지원하며, 12k 게이트 정도의 크기를 가진다. 또한 독립적인 칩으로 쓰일 경우는 테스트 버스 콘트롤러가 버스 슬래이브로 쓰일 수 있으므로 IEEE 1149.1 테스트 회로를 가지도록 설계하였다.