• 마이크로전자및패키징학회지
• /
• 제19권3호
• /
• pp.31-36
• /
• 2012

본 연구에서는 고 융점을 지니는 Sn-3.5Ag, Sn-0.7Cu 솔더의 복합 진동 신뢰성을 고찰하였다. 테스트 샘플은 ENIG (Electroless Nikel Immersion Gold) 표면처리 된 BGA (Ball Grid Array)칩에 Sn-3.5Ag, Sn-0.7Cu 솔더볼을 접합 후, 솔더볼이 장착된 BGA부품을 OSP (Organic Solderability Preservative) 표면처리 된 PCB에 리플로우 공정을 통하여 실장 하였다. 복합 진동 신뢰성 시험 중에 부품의 저항 변화를 측정하기 위하여 BGA칩과 PCB는 데이지 체인을 구성하여 제작하였다. 이를 통한 저항의 변화와 시험 전후의 부품에 대한 전단 강도 시험을 통하여 두 종류의 솔더에 대한 복합환경에서의 신뢰성을 비교, 평가하였다. 120시간 복합 진동 동안 전기저항 증가와 접합강도 저하를 고려할 때 Sn-0.7Cu 솔더가 복합 환경에서 높은 안정성을 나타내었다.

• 한국광학회지
• /
• 제25권4호
• /
• pp.221-224
• /
• 2014

고출력 LED 소자의 활용이 많아지면서, 온도상승 문제를 극복하고 신뢰성을 향상해야 하는 요구가 높아짐에 따라 광원 패키지의 방열이 매우 중요해졌다. 패키지에 칩을 접합하는 열전달 물질(TIM, Thermal Interface Material)은 열전도도가 높은 물질과 폴리머를 혼합하여 재료 자체의 열전달 특성을 향상시키는 방안이 사용되어 왔으나, 실제 패키지의 열 특성은 칩 부착계면의 높은 열저항으로 인해 기대에 미치지 못하고 있다. 본 연구는 diamond 분말과 epoxy의 혼합으로 열 특성을 개선함에 있어서, 과산화수소를 적용하면서도 기포를 효율적으로 제거하여, 각 계면의 친화성을 높이고 전체 점도를 낮추어 diamond 분말의 분산을 촉진하고, 결과적으로 대부분의 경우에 전체 열 저항을 약 30% 이상 개선하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.82-82
• /
• 2009

본 연구에서는 Glass ceramic $SiO_2-CaO-Al_2O_3$를 사용하여 적층형 칩 퓨즈를 제조하였다. 퓨즈의 용단 특성 및 IR특성을 개선하기 위하여 기공조제로써 Corn starch 파우더(x=5, 10, 20, 30, 40, 50wt%)를 혼합하여 기공을 형성하게 하였다. 미세구조 관찰 결과 Corn starch 파우더의 함량이 증가함에 따라 기공률이 증가하였다. 또한 전극의 선폭(x=50, 100, 150, $200{\mu}m$)을 변화 시킴으로써 전극의 폭이 커질수록 저항값이 줄어든다는 것을 알 수가 있었다. 기공층 도입을 통하여 적층형 칩 퓨즈의 용단 특성의 개선 및 ARC 억제가 가능하였다.

• 정보와 통신
• /
• 제28권11호
• /
• pp.24-30
• /
• 2011

본고에서는 소형 고집적 이동단말기용 패키지를 위해 구현 되고 있는 능/수동소자 내장형 패키지 기술에 대해 알아보고자 한다. 능/수동소자내장형 패키지 기술은 IC 칩과 같은 능동 소자와 저항, 커패시터, 인덕터와 같은 수동소자 부품들을 패키지 기판 내부에 내장시켜 소형화를 추구함과 더불어 칩과 수동소자간의 접속 길이를 짧게 해서 전기적 성능을 향상시키실 수 있는 패키징 기술이다. 본 원고에서는 PCB기술에 기반을 둔 embedded active device 기술과 웨이퍼 레벨 패키징 기술에 기반을 둔 fan-out embedded wafer level package 기술 동향에 대해 서술하고 그 특정들을 비교 분석하였으며 이 기술들에 대환 동향을 살펴보고자 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 C
• /
• pp.1977-1979
• /
• 2005

열저항 측정법에는 정상상태보다는 과도응답 특성을 이용하는 것이 우수한 것으로 20년부터 알려져 왔다. 온도를 시간의 함수로 나타내는 열적 계단응답함수를 이용하면 칩에서 주위 분위기, 냉각장치 또는 마운트를 포함한 열 임피던스를 측정할 수 있다. 소자 접합부의 열적 동특성을 측정함으로써 칩 주변의 기하학적 물질에 대한 특성을 파악할 수 있으며 나아가 측정으로부터 소자의 열적 구조를 유추할 수 있다. 본 논문에서는 열적 계단응답 특성을 이용한 열 임피던스 측정이론 및 원리에 대해서 개관하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.775-778
• /
• 2010

본 논문에서는 초미세 패턴($24{\mu}m$ 이하의 선폭, $30{\mu}m$ 이하의 피치)을 가진 칩-온-필름(Chip-on-Film, COF)에 발생한 결함을 자동으로 검출할 수 있는 시스템을 제안한다. 개발된 시스템은 COF 패턴으로부터 대표적으로 발생하는 결함들, 즉 개방(open), 단락(hard short), mouse bite(near open) 및 near short(soft short)을 자동으로 신속히 검출할 수 있는 기술이 적용되어 있다. 특히 초미세 패턴의 경우, near open 및 near short과 같은 결함 검출이 불가능한 기존 검출시스템의 문제점을 극복한 기술이 제안되어 있다. 본 논문에서 제안하는 결함 검출 원리는 미세 선의 결함유무에 따른 저항 변화를 자동으로 검출하고, 그 미세한 변화를 좀 더 자세하게 판별하기 위해 고주파 공진기(resonator)를 적용하고 있다. 제안된 시스템은 미세 패턴을 가진 COF 제작 과정에서 발생한 결함을 신속히 검출할 수 있기 때문에 COF 불량 검사에 소요되는 많은 경비를 줄일 수 있으리라 기대한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.931-934
• /
• 2009

본 논문은 $24{\mu}m$ 이하의 미세 폭 및 $30{\mu}m$ 이하의 피치와 같이 미세 패턴을 가진 칩 온 필름(chip-on-film, COF)에 발생한 결함들을 자동으로 검출할 수 있는 시스템을 제안한다. 개발된 검출시스템은 미세 패턴의 COF에서 발생한 개방 (open), 단락 (hard short), mouse bite 및 near short (soft short)과 같은 다양한 결함들을 자동으로 빠르게 검출할 수 있는 기술이 적용되어 있다. 본 논문에서 제안하는 결함 검사 기술의 기본 원리는 미세 패턴내의 결함으로 인해 발생한 저항의 미세 변화를 고주파 공진기 (resonator)를 이용하여 측정 주파수에서 증폭시키고 증폭된 결함 신호와 결함이 없는 경우의 신호와의 전압차를 읽어서 0이 아니면 결함이 있음을 판단한다. 제안된 시스템은 미세 패턴 COF 검사 과정에서 결함들을 신속히 측정할 수 있으므로 불필요한 COF 복사를 위해 소요되는 경비를 줄일 수 있으리라 기대한다.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.111-119
• /
• 2005

직경 $75{\mu}m$ 높이 $90{\mu}m$및 $150{\mu}m$ 피치의 Cu via를 통한 삼차원 배선구조를 갖는 스택 시편을 deep RIE를 이용한 via hole 형성공정 , 펄스-역펄스 전기도금법에 의한 Cu via filling 공정, CMP를 이용한 Si thinning 공정, photholithography, 금속박막 스퍼터링, 전기도금법에 의한 Cu/Sn 범프 형성공정 및 플립칩 공정을 이용하여 제작하였다. Cu via를 갖는 daisy chain 시편에서 측정한 접속범프 개수에 따른 daisy chain의 저항 그래프의 기울기로부터 Cu/Sn 범프 접속저항과 Cu via 저항을 구하는 것이 가능하였다. $270^{\circ}C$에서 2분간 유지하여 플립칩 본딩시 $100{\times}100{\mu}m$크기의 Cu/Sn 범프 접속저항은 6.7 m$\Omega$이었으며, 직경 $75 {\mu}m$, 높이 $90{\mu}m$인 Cu via의 저항은 2.3m$\Omega$이었다.

• 대한화장품학회지
• /
• 제30권2호
• /
• pp.147-151
• /
• 2004

본 연구는 다양한 종류의 에멀젼에 전단응력을 가하며 그때 일어나는 에멀젼의 상 변이를 전기, 유변학적 특징을 통해 실시간으로 측정해 보는 것이다. 전기 전도도의 변화는 자체 제작한 JELLI$^{TM}$(Joint Electro-rheometer for Liquid-Liquid Inversion) 칩을 이용하였으며, 동시에 유변물성측정장치(rheometer)를 이용하여 유변물성의 변화를 측정하였다 JELLI$^{TM}$ 칩과 인조 피부를 유변물성측정장치 사이에 장착하고 그 사이에 다양한 종류의 에멀젼을 얇게 발라준 후, 일정한 전단응력을 주며 시간에 따른 저항과 점도 값의 변화를 측정하였다. O/W 제형의 경우 시간에 따라 저항 값이 커지는 경향을 보였으며 저항 값은 내부 상이 많을수록 더 급격한 변화를 나타냈다. 이때의 점도 변화를 보면, 저항 값의 변화가 클수록 점도의 변화도 큼을 볼 수 있었다. 이것은 내부 상의 파괴로 인해 외부의 힘에 저항하는 힘이 약해졌기 때문이라고 예상된다. 이런 결과를 이용하여 전단응력에 의한 에멀젼 상 변이 특성과 정도를 실시간, 정량적 비교할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제25권1호
• /
• pp.41-45
• /
• 2018

기술의 발전과 전자기기의 소형화와 함께 반도체의 크기는 점점 작아지고 있다. 이와 동시에 반도체 성능의 고도화가 진행되면서 입출력 단자의 밀도는 높아져 패키징의 어려움이 발생하였다. 이러한 문제를 해결하기 위한 방법으로 산업계에서는 팬아웃 웨이퍼 레벨 패키지(FO-WLP)에 주목하고 있다. 또한 FO-WLP는 다른 패키지 방식과 비교해 얇은 두께, 강한 열 저항 등의 장점을 가지고 있다. 하지만 현재 FO-WLP는 생산하는데 몇 가지 어려움이 있는데, 그 중 한가지가 웨이퍼의 휨(Warpage) 현상의 제어이다. 이러한 휨 변형은 서로 다른 재료의 열팽창계수, 탄성계수 등에 의해 발생하고, 이는 칩과 인터커넥트 간의 정렬 불량 등을 야기해 대량생산에 있어 제품의 신뢰성 문제를 발생시킨다. 이러한 휨 현상을 방지하기 위해서는 패키지 재료의 물성과 칩 사이즈 등의 설계 변수의 영향에 대해 이해하는 것이 매우 중요하다. 이번 논문에서는 패키지의 PMC 과정에서 칩의 두께와 EMC의 두께가 휨 현상에 미치는 영향을 유한요소해석을 통해 알아보았다. 그 결과 특정 칩과 EMC가 특정 비율로 구성되어 있을 때 가장 큰 휨 현상이 발생하는 것을 확인하였다.