• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2015년도 추계학술발표대회
• /
• pp.396-397
• /
• 2015

본 논문에서는 이동 물체의 연속 위치 추적을 위한 무선 저전력 기저대역 모뎀을 설계 및 구현하였다. 설계된 모뎀은 단일 하드웨어로 16칩 및 32칩 대역확산을 통해 900MHz 대역 및 2.4GHz 대역을 동시에 지원하며, 250Kbps 이하 가변전송률 전송을 통해 다양한 통달거리 지원이 가능하다. FPGA 기반 구현 결과, 설계된 기저대역 모뎀은 8,010 Slice, 20,672 Slice LUT, 25,512 Flip Flop, 18Kb Block RAM으로 구성되었음을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제21권2호
• /
• pp.43-51
• /
• 2014

3차원 적층 패키지(3D integrated package) 에서 초소형 패키지 내에 적층되어 있는 칩들의 발열로 인한 열 신뢰성 문제는 3차원 적층 패키지의 핵심 이슈가 되고 있다. 본 연구에서는 TSV(through-silicon-via) 기술을 이용한 3차원 적층 패키지의 열 특성을 분석하기 위하여 수치해석을 이용한 방열 해석을 수행하였다. 특히 모바일 기기에 적용하기 위한 3D TSV 패키지의 열 특성에 대해서 연구하였다. 본 연구에서 사용된 3차원 패키지는 최대 8 개의 메모리 칩과 한 개의 로직 칩으로 적층되어 있으며, 구리 TSV 비아가 내장된 인터포저(interposer)를 사용하여 기판과 연결되어 있다. 실리콘 및 유리 소재의 인터포저의 열 특성을 각각 비교 분석하였다. 또한 본 연구에서는 TSV 인터포저를 사용한 3D 패키지에 대해서 메모리 칩과 로직 칩을 사용하여 적층한 경우에 대해서 방열 특성을 수치 해석적으로 연구하였다. 적층된 칩의 개수, 인터포저의 크기 및 TSV의 크기가 방열에 미치는 영향에 대해서도 분석하였다. 이러한 결과를 바탕으로 메모리 칩과 로직 칩의 위치 및 배열 형태에 따른 방열의 효과를 분석하였으며, 열을 최소화하기 위한 메모리 칩과 로직 칩의 최적의 적층 방법을 제시하였다. 궁극적으로 3D TSV 패키지 기술을 모바일 기기에 적용하였을 때의 열 특성 및 이슈를 분석하였다. 본 연구 결과는 방열을 고려한 3D TSV 패키지의 최적 설계에 활용될 것으로 판단되며, 이를 통하여 패키지의 방열 설계 가이드라인을 제시하고자 하였다.

• 전기전자학회논문지
• /
• 제9권2호
• /
• pp.101-107
• /
• 2005

본 논문에서는 전자 디스펜서(dispenser)용 제어기를 단일 칩으로 설계하였다. 전자 디스펜서는 전자부분과 기계부분으로 구성되며, 전자부분은 이력 키패드, 제어기, 디스플레이 모듈과 펌프모듈로 구성된다. 본 논문에서 설계한 제어기는 LCD 소자와 모터 펌프를 제어하며 VHDL을 이용하여 설계하였다. LCD 소자로서 WX12864AP1을 사용하였으며, 스테핑 모터로는 SPS20을 사용하였다. 이 제어기는 Altera사의 Quartus 툴을 사용하여 설계 후, Agent 2000 설계 키트와 APEX20K 소자를 사용하여 LCD 모듈과 모터모듈에 연결하여 동작 검증함으로, 동작이 원활히 이루어짐을 확인하였다. 본 논문에서는 전자 디스펜서의 제어기 설계를 통해 전자 디스펜서의 전용 칩을 ASIC으로 구현하여 바이오기술 분야의 기기에 적용할 수 있는 가능성을 제시하였다.

• 한국인터넷방송통신학회논문지
• /
• 제21권1호
• /
• pp.1-6
• /
• 2021

본 논문은 하드웨어 자원이 제한되는 사물인터넷 시스템의 보안을 위하여 AES 기반의 효율적인 암호화칩 설계를 제안한다. ROM 기반의 S-Box는 메모리를 액세스하는데 많은 메모리 공간이 필요함과 동시에 지연문제가 발생하게 된다. 제안한 방법에서는 저면적/고성능의 암호화 칩 설계를 위해 합성체 기반의 고속 S-Box를 설계하여 보다 빠른 연산결과를 얻도록 한다. 또한, 각 라운드 변환과정 및 키 스케쥴링 과정에서 사용되는 S-Box를 공유하도록 설계하여 보다 높은 처리율 및 적은 지연을 갖도록 한다. 설계된 AES 암호프로세서는 Verilog-HDL를 사용하여 회로동작을 기술하였으며, Xilinx ISE 14.7 툴을 이용하여 논리 합성을 수행하였다. 또한, 설계 검증은 Modelsim 10.3 툴을 이용하였으며, Xilinx XC6VLX75T FPGA 소자를 사용하여 하드웨어 동작을 검증하였다.

• 전자통신동향분석
• /
• 제20권6호통권96호
• /
• pp.1-14
• /
• 2005

DMB는 이동중에도 고품질 멀티미디어 방송의 시청을 가능하게 하는 새로운 디지털방송 규격으로 우리나라에서는 IT839 전략의 신 성장 산업인 디지털 TV와 함께 ‘8대서비스’ 품목에 포함되어 차세대 성장 엔진 사업으로 선정되었고 2005년 상반기에ETSI 표준으로 제정되었으며 2005년 12월 본 방송을 실시함으로써 세계 최초로 지상파 DMB 방송 시대를 눈앞에 두고 있다. 지상파 DMB 방송은 실시간 전자 상거래, 교육프로그램, 데이터 방송 서비스, TV 쇼핑, 재난 방송 등 그 활용 분야가 무궁무진하여 미래 생활의 패턴을 변화시킬 것으로 생각되고 있다. 한편 DMB 방송은 세계적으로는 유럽 노키아사의 ‘DVB-H’, 일본의 MBCo의 ‘위성 DMB’, 미국 Qualcomm사의‘MediaFLO’와 함께 세계 시장에서 경쟁하고 있다. 지상파 DMB 방송 수신을 위한 제품들은 전용 단말기 혹은 핸드폰, PDA 등에 장착되어 사용자에게 다가갈 것으로 예상되고 있으며 이를 위한 수신 칩 셋 개발 노력이 뜨겁게 이루어지고 있다. 본 고에서는 지상파 DMB를 위한 칩 셋 기술과 칩 셋 개발 동향에 대해 살펴 보고자 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.76-79
• /
• 2002

본 논문에서는 고성능 AC 서보 모터에 대하여 제어 시스템을 구현하고, 제어기를 설계한다. 하드 웨어구성은 모터 전용 저전압 DSP칩인 TMS320LF2407 칩을 이용한다. TMS320LF2407는 최근의 저전력 구동 추세에 따라 3.3V를 구동 전압으로 이용하는 DSP 칩이다 연산 처리 속도는 40MIPS로 빠른 연산 처리능력을 가지고 있지만 주변 소자들과의 인터페이스(보통 5V로 동작)와 노이즈에 대한 대책을 고려하여야 한다. 본 논문에서는 이러한 전압 호환과 노이즈를 가능한 제거한 서보 모터 제어기를 구성하며, 또한 유효 전압 인가시간의 관점에서 바라본 개선된 공간 벡터 PWM방식을 적용함으로써 계산과정과 프로그램을 간단히 하고, 전류제어를 소프트웨어 방식으로 처리하여 복잡한 하드웨어를 간략화 시키고자 한다 이런 과정에 의하여 앞으로 요구될 수 있는 고성능 다기능을 위한 효용성을 높이고자 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 D
• /
• pp.3075-3077
• /
• 2000

이동통신단말기 등의 표시소자로 사용되는 LCD(Liquid Crystal Diode)나 LED(Light Emitting Diode)의 표현의 한계를 극복하고 보다 많은 정보를 표시할 수 있는 가상의 화면을 구성하기 위한 400dpi급 LED array 칩과 이를 구동하기 위한 driver 칩을 패키징하는 방법에 대하여 연구하였다. 연성 인쇄회로기판(flexible Printed Circuit) 기판 위에 칩을 실장하여 제품의 소형화와 경량화 그리고 전선을 대체하여 신뢰성을 높일 수 있도록 설계하였고 알루미늄 wire bonding법으로 각각의 칩을 연결하는데 있어 고려해야할 패키지의 조건에 대하여 연구하였다. 본 연구의 목적은 휴대용 이동통신단말기의 경박단 소화를 위한 패키징 기술을 확보하는데 있다.

• 정보보호학회논문지
• /
• 제10권1호
• /
• pp.89-97
• /
• 2000

공개키 암호 시스템 중에서 가장 널리 사용되는 RSA 암호 시스템은 키의 분배와 권리가 용이하고, 디지털 서명이 가능한 장점이 있으나, 암호화와 복호화 과정에서 512 비트 이상의 큰 수에 대한 멱승과 모듈라 감소 연산이 요구되기 때문에 처리 속도의 지연이 큰 문제가 되므로 모듈라 멱승 연산의 고속 처리가 필수적이다. 따라서 본 논문에서는 몫을 추정하여 중간 곱의 크기를 제한하는 interleaved 모듈라 곱셈 기법을 이용하여 모듈라 멱승 연산을 수행하는 고속 RSA 암호 칩을 VHDL을 이용하여 모델링하고 Faraday FG7000A 라이브러리를 이용하여 합성하고 타이밍 검증하여 단일 칩 IC로 구현하였다. 구현된 암호 칩은 75,000 게이트 수준으로 합성되었으며, 동작 주파수는 50MHz이고 1회의 RSA 연산을 수행하는데 소요되는 전체 클럭 사이클은 0.25M이며 512비트 당 처리 속도는 102.4Kbit/s였다.

• 한국습지학회지
• /
• 제18권2호
• /
• pp.183-193
• /
• 2016

본 연구에서는 고속도로 강우유출수 처리목적의 우드칩 충진 침투도랑 모니터링 연구를 통하여 설계 적정성 및 성능을 평가하였다. 강우시 모니터링 자료를 바탕으로 침투도랑의 평균 저감효율을 산정한 결과 TSS 88%, COD 94%, BOD 85%, TN 80%, TP 75%이었으며 강우조건 및 설계가 다르므로 국내외 다른 연구결과와 직접적인 비교는 어렵지만 개략적으로 유사한 저감성능을 보였다. 침투도랑의 가장 중요한 설계인자인 침투속도를 산출한 결과 강우강도가 증가함 따라 침투속도도 증가하였으며 평균 침투속도는 40mm/hr, 도랑 내부의 유효 저류수심 0.8m를 기준으로 침투시간을 산출한 결과 약 0.83일로 비점오염저감시설 설치 및 관리 운영 매뉴얼(MOE, 2014)의 설치기준(이하 설치기준)을 만족하는 것으로 나타났다. 수문자료에 따르면 유입량 기준으로 설계 누적강우유출고로 산출된 WQv와 유사한 유입량을 기록한 관측자료에 따르면 전량 저류, 침투되어(유출량$${\frac{._-}{.}}$$0) 침투식 LID 시설로서의 고유한 기능적 목표를 달성하였으므로 설계 누적강우유출고 5mm는 타당하다고 판단된다. 침투도랑은 강우시 일시적으로 여과 및 저류과정에서 침수가 이루어지며 완전침투가 24시간 이내에 종료되므로 우드칩으로 부터 유기물질 등의 용출가능성은 희박하며 현장 모니터링 자료에서도 용출기미는 나타나지 않았다. 따라서 추후 침투도랑 설치기준의 개정시 국내외 연구자료를 바탕으로 여재로서 우드칩의 적용을 면밀히 검토할 필요가 있다.

• 전기전자학회논문지
• /
• 제23권1호
• /
• pp.295-301
• /
• 2019

바이오샘플의 DNA를 대량 증폭할 수 있는 휴대형 실시간 중합효소연쇄반응(Real-time PCR) 기기에서 히터는 PCR 반응 온도를 제어하기 위한 중요한 요소 중의 하나이다. 보통 빠른 히팅을 위해 소형 PCR 칩에 집적화되어 있고, 반도체 공정을 이용하여 박막형태로 제작되어 PCR 칩 제작 단가가 높은 편이다. 따라서 본 연구에서는 값싸고 온도제어를 정확히 할 수 있는 히터로 칩 저항을 사용하는 것을 제안한다. 칩 저항을 사용한 히터는 구조가 단순하고 제작이 쉽다는 장점이 있다. $2.54{\times}2.54cm^2$ 크기의 실시간 PCR 칩 위에 칩 저항을 1개 또는 2개를 사용했을 때 온도분포를 시뮬레이션 하였고, 고른 온도분포를 갖는 PCR 칩을 제작했다. 또한 효율적인 PCR 칩 냉각을 위해 소형 fan이 내장된 하우징을 설계하였고, 3D 프린터로 제작했다. 온도제어는 마이크로프로세서를 이용한 PID제어법(Proportional-Integral-Differential control)을 적용했다. 온도상승비와 하강비는 각각 $18^{\circ}C/s$, $3^{\circ}C/s$이며, 각 PCR 반응 단계의 유지 시간을 30초로 하였을 때, 한 사이클은 약 2.66분이 걸렸고, 35 사이클은 약 93 분 내로 진행할 수 있었다.