• Journal of Sensor Science and Technology
• /
• v.4 no.3
• /
• pp.80-88
• /
• 1995

This paper presents the fabrication of a metal-insulator-metal(MIM) antifuse structure consisting of insulators sandwiched between top electrode, Al, and bottom electrode, TiW and additionally studies on antifuse properties depending on the condition of insulator. The intermetallic insulators, prepared by means of sputter, comprised of silicon oxide and tantalum oxide. In such an antifuse structure, silicon oxide layer is utilized to decrease the leakage current and tantalum oxide layer, of which the dielectric strength is lower than that of silicon oxide, is also utilized to lower the breakdown voltage near 10V. Finally sufficient low leakage current, below 1nA, and low programming voltage, about 9V, could be obtained in antifuse device comprising $Al/Ta_{2}O_{5}(10nm)/SiO_{2}(10nm)/TiW$ structure and OFF resistance of 3$3.65M{\Omega}$ and ON resistance of $7.26{\Omega}$ could be also obtained. This $Ta_{2}O_{5}/SiO_{2}$ based antifuse structures will be promising for highly reliable programmable device.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.408.1-408.1
• /
• 2016

현대 반도체 산업에서 소자의 집적도가 증가함에 따라 층간 절연막의 두께가 줄어들어 RC delay현상이 발생한다. 또한 유연성에 대한 요구도 증가하고 있다. 그 대안으로 저유전 SiO2 무기물, 유무기 복합체, 유기물 등이 크게 각광받고 있다. 본 연구는 SiO2 hollow sphere와 폴리이미드를 이용해 유무기복합체를 합성하고 유전율 측정 및 유연성 테스트를 진행한 내용을 담고있다. 먼저 폴리스티렌에 SiO2를 코팅한 후 폴리이미드 용액과 기계적으로 혼합시킨다. 이후 스핀코팅 및 열처리를 이용해 한단계로 복합체를 합성할수 있다. 합성된 복합체의 유전율은 최소 1.6에 가까운 수치를 나타낸다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.26 no.11
• /
• pp.1637-1643
• /
• 1989

In this study, phosphosilicate glass(PSG) film was deposited by the oxidation of phosphine (PH3) and silane(SiH4) in nitrogen ambient with a conventional conveyerized Atmospheric Pressure Chemical Vapor Deposition(APCVD)system and phosphorus concentration is measured by using FT-IR technique. The flow characteirstics and etch rate variations ofthe films, depending on phosphorus concentrations, are investigated. Special emphasis is focused on the yield variations of NMOS-based 256K DRAM with 1.2\ulcorner metallization spacing with increasing phosphorus concentrations. As a result, the data indicates that the fairly good yield can be obtained within the range of between 8 and 10wt% phosphorus concentration, which result in a slope of flow within 45\ulcorner10\ulcorner The analysi of failure mechanism is also accompanied.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.104-104
• /
• 2003

다양한 구조를 갖는 polysilsesquioxane은 열적, 전기적, 기계적 성질이 우수하여 차세대 고집적 반도체용 저 유전율 층간 절연막 재료로 부각되고 있으며, 유/무기 하이브리드 재료로 많은 연구 대상이 되고 있다. 그러나 PMSSQ(polymethylsilsesquioxane)는 취성으로 인한 반도체 제조의 CMP 공정에서 미세 크렉 발생의 위험이 있으므로 막의 인성 강화가 요구되고 있다. 이를 위하여 PMSSQ의 취성을 보완하기 위한 목적으로 선형 분자인 dimethylsiloxane을 10-20mo1% 도입하고자 하였다. 이때 도입된 dimethylsiloxane기가 PMSSQ에 균일하게 분포하지 않으면 실리콘 기판에 코팅 후 약 43$0^{\circ}C$의 열처리 공정 중에 열분해 되는 위험이 있다. 이에 따라 본 연구에서는 dimethylsiloxane기의 열분해에 의한 문제를 최소화하기 위하여 출발 물질인 MTMS(methyltrimethoxysilane)와 DMDMS(dimethyldimethoxysilane)과의 가수분해 속도차이를 고려한 단계(step) 반응법과 MTMS 와 DMDES(dimethyldiethoxysilane)를 사용한 리간드 교환법(ligand exchange)으로 dimethylsiloxane이 PMSSQ에 도입된 공중합체를 합성하였다. 각 합성 방법에 따라 합성된 공중합 PMSSQ의 특성을 TGA, TG-IR, $^1$H-NMR, $^{29}$ Si-NMR과 in-situ IR을 통하여 분석하였다. 또한 dimethylsiloxane 도입 양 및 상기 제조 방법에 따라 합성한 공중합체를 Si 기판위에 코팅하여 43$0^{\circ}C$에서 열처리한 후 코팅막의 강도, 두께 및 굴절율 변화를 ellipsometry 와 nanoindenter로 분석하였다.

• Korean Journal of Materials Research
• /
• v.2 no.3
• /
• pp.228-238
• /
• 1992

An investigation on the step-coverage of PECVD and $O_3$ ThCVD oxides was undertaken to implement into the void-free inter metal dielectric planarization using multi-chamber system for the submicron double level metallization. At various initial aspect ratios the instantaneous aspect ratios were measured through modelling and experiment by depositing the oxides up to $0.9{\mu}m$ in thickness in order to monitor the onset of void formation. The modelling was found to be in a good agreement with the observed instantaneous aspect ratio of TEOS-based PECVD oxide whose re-entrant angle was less than $5^{\circ}$. It is demonstrated that either keeping the instantaneous aspect ratio of PECVD oxide as a first layer less than a factor of 0.8 or employing Ar sputter etch to create sloped oxide edge ensures the void-free planarization after$O_3$ ThCVD oxide deposition whose step-coverage is superior to PECVD oxide. It has been observed that $O_3$ ThCVD oxide etchback scheme has shown higher yield of via contact chain than non etchback process, with resistance per via contact of $0.1~0.3{\Omega}/{\mu}m^2$.

• Journal of the Microelectronics and Packaging Society
• /
• v.7 no.3
• /
• pp.13-17
• /
• 2000

The electrical properties of polyimide for interlayer dielectric applications are investigated with ECR (Electron Cyclotron Resonance) etching process. ECR etching with $Cl_2$-based plasma, generally used for aluminum etching, results in an increase in the dielectric constant of polyimide, while $SF_{6}$ plasma exhibits a high polyimide etch rate and a reducing effect of the dielectric constant. The leakage current of the polyimide is significantly suppressed after plasma exposure. Combination of Al etching with $Cl_2$plasma and polyimide etching with $SF_{6}$ plasma is expected as a good tool for realizing the multilevel metallization structures.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.43-44
• /
• 2008

PECVD 방식에 의거 low-k 유전상수를 갖는 층간 절연막 (ILD)를 제작하였다. 전구체 BTMSM 액체를 기화하여 16sccm 에서부터 1 sccm씩 증가하면서 25sccm 까지 p-Si[100] 기판위에 유량비를 조절하였으며 60 sccm으로 일정산소 $O_2$ 가스를 반응 챔버에 도달하도록 하였다. 제작된 시편의 구성성분은 FTIR의 흡수선으로 확인하였고, 알루미늄 전극을 구현한 MIS (Al/SiOCH/p-si(100)) 구조의 커패시터를 가지고 정전용량-전압 (C-V) 특성을 측정하여 유전상수를 계산하였다. BTMSM/$O_2$에 의한 층간절연막의 k ~ 2 근방의 저유전상수는 유량비에 민감하게 의존되고 열처리에 의하여 $CH_3$의 소멸 및 Si-O-Si(C) 성장하는 효과에 의하여 더 낮아짐을 확인할 수 있었다. 또한 상온 및 대기압에서 공기 중에 노출시켜 자연 산화과정을 겪은 시편들의 유전상수는 전체적으로 증가하였지만, 열처리한 박막이 상대적으로 안정화된 것을 확인하였다.

• Proceedings of the KAIS Fall Conference
• /
• 2010.11a
• /
• pp.73-75
• /
• 2010

층간 절연막으로 사용 가능한 SiOC 박막에 대하여 유전상수가 낮아지는 원인을 이온에 의한 분극과 전자에 의한 분극에 대하여 측정하였다. MIS 구조를 이용하여 전형적인 C-V 측적법에 의하여 유전상수를 구하였으며, 굴절률을 측정하여 전자에 의한 분극의 효과에 의한 유전상수를 측정하고 서로 비교하였다. SiOC 박막의 화학적인 특성은 FTIR 분석을 이용하였으며, FTIR 분석에서 디컨벌류션한 데이터는 탄소의 함량에 대한 변화를 구하였다. 탄소의 함량변화는 굴절률의 변화와 비슷한 경향성을 나타내었으나, 유전상수와는 반비례하였다. 전자에 의한 분극의 효과는 유전상수가 떨어지는 것에 큰 영향을 주지는 않았으며, 이온에 의한 분극의 효과가 SiOC 박막의유전상수를 낮게 하는 효과가 더욱 크게 나타났다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 1997.10a
• /
• pp.935-938
• /
• 1997

Recently, the minimum line width shows a tendency to decrease and the multi-level increase in semiconductor. Therefore, a planarization technique is needed and chemical mechanical polishing(CMP) is considered as one of the most suitable process. CMP accomplishes a high polishing performance and a global planarization of high quality. But there are several defects in CMP such as micro-scratches, abrasive contaminations, and non-uniformity of polished wafer edges. Wet etching include of Spin-etching can improve he defects of CMP. It uses abrasive-free chemical solution instead of slurry. On this study, ILD(INterlayer-Dielectric) was removed by CMP and wet-etching methods in order to investigate the superiority of wet etching mechanism. In the thin film wafer, the results were evaluated at a viewpoint of material removal rate(MRR) and within wafer non-uniformity(WIWNU). And pattern step height was also compared for planarization characteristics of the patterned wafer.

• Proceedings of the KIEE Conference
• /
• 1987.07a
• /
• pp.420-423
• /
• 1987

Planarization in multilevel metallization is very important to smooth out topographic undulations by conductors, dielectrics, contacts, and vias. One of methods for planarizing interdielectrics, such as the etchback process of the double layer composed of the photoresist on the interdielectric low temperature oxide was introduced. The step heights of interdielectrics before and after etch-back process was measured by Scanning Electron Microscope, and the degree of planarization was analyzed, comparing the differences of the step heights. In this experiment, the degree of planarization was controlled up to about 0.9.