• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2000.05a
• /
• pp.854-857
• /
• 2000

Chemical Mechanical Polishing(CMP) has been accepted as one of the essential processes for VLSI fabrication. However, as the polishing process continues, pad pores get to be glazed by polishing residues, which hinder the supply of new slurry. This defect makes removal rate decrease with a number of polished wafer and the desired within-chip planarity, within wafer and wafer-to-wafer nonuniformity are unable to be achieved. So, pad conditioning is essential to overcome this defect. The eletroplated diamond grit disk is used as the conventional conditioner, And alumina long fiber, the .jet power of high pressure deionized water and vacuum compression are under investigation. But, these methods have the defects like scratches on wafer surface by out of diamond grits, subsidences of pad pores by over-conditioning, and the limits of conditioning effect. To improve these conditioning methods. this paper presents the Characteristics of Ultrasonic conditioning aided by cavitation.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.155-155
• /
• 1999

반도체 소자의 초고집적화와 고속화에 따라 최소 선폭이 급격히 줄어듬에 따라 현재 사용되고 있는 다층금속배선의 층간절연막 0.18$\mu\textrm{m}$ 급 이상의 소자에 적용할 경우 기생정전용량이 증가하여 신호의 지연 및 금속배선간에 상호간섭현상으로 반도체 소자의 동작에 심각한 문제가 대두되고 있다. 이러한 물제를 해결하기 위하여 nonoporous silica, fluorinated amorphous carbon, polyimides, poly(arylene)ether, parylene, AF4, poly(tetrafluoroethylene), divinyl siloxane bisbenzocyclobutene, Silk, 그리고 유무기 hybrid nanofoam 등이 저유전물질로 각광을 받고 있으며, 여기에 대한 연구가 우리나라를 비롯하여 미국, 일본 등에서 많은 연구가 이루어지고 있다. 따라서 본 연구에서는 2003년에 개발될 0.13$\mu\textrm{m}$급 이상의 차세대 반도체 소자에 적용될 수 있는 저유전물질 개발현황과 이들 물질 중 4GDRAM 급이상의 소자에 적용가능성이 가장 높은 유무기 hybrid nanofoam, a-C:F와 C:F-SiO2 박막에 대한 특성에 대하여 소개하고자 한다.

• Journal of the Microelectronics and Packaging Society
• /
• v.6 no.1
• /
• pp.75-79
• /
• 1999

We have studied electrical properties of polyimide for the next generation interlayer low dielectric during plasma etching. Dielectric constant of polyimide exposed to Cl-based plasma, which is used in aluminum etching, increased, while that of polyimide exposed to $SF_{6}$ plasma decreased. The results are related to fluorine or chlorine bonds as examined by FTIR ana XPS analyses. So, we expect that Cl-based 1)miasma etching of aluminum followed by $SF_{6}$ plasma exposure results in the prevention of post-etch corrosion and decrease of dielectric constant.

• Journal of the Microelectronics and Packaging Society
• /
• v.7 no.3
• /
• pp.13-17
• /
• 2000

The electrical properties of polyimide for interlayer dielectric applications are investigated with ECR (Electron Cyclotron Resonance) etching process. ECR etching with $Cl_2$-based plasma, generally used for aluminum etching, results in an increase in the dielectric constant of polyimide, while $SF_{6}$ plasma exhibits a high polyimide etch rate and a reducing effect of the dielectric constant. The leakage current of the polyimide is significantly suppressed after plasma exposure. Combination of Al etching with $Cl_2$plasma and polyimide etching with $SF_{6}$ plasma is expected as a good tool for realizing the multilevel metallization structures.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.43-44
• /
• 2008

PECVD 방식에 의거 low-k 유전상수를 갖는 층간 절연막 (ILD)를 제작하였다. 전구체 BTMSM 액체를 기화하여 16sccm 에서부터 1 sccm씩 증가하면서 25sccm 까지 p-Si[100] 기판위에 유량비를 조절하였으며 60 sccm으로 일정산소 $O_2$ 가스를 반응 챔버에 도달하도록 하였다. 제작된 시편의 구성성분은 FTIR의 흡수선으로 확인하였고, 알루미늄 전극을 구현한 MIS (Al/SiOCH/p-si(100)) 구조의 커패시터를 가지고 정전용량-전압 (C-V) 특성을 측정하여 유전상수를 계산하였다. BTMSM/$O_2$에 의한 층간절연막의 k ~ 2 근방의 저유전상수는 유량비에 민감하게 의존되고 열처리에 의하여 $CH_3$의 소멸 및 Si-O-Si(C) 성장하는 효과에 의하여 더 낮아짐을 확인할 수 있었다. 또한 상온 및 대기압에서 공기 중에 노출시켜 자연 산화과정을 겪은 시편들의 유전상수는 전체적으로 증가하였지만, 열처리한 박막이 상대적으로 안정화된 것을 확인하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.107-107
• /
• 2003

원자층 증착(ALD, Atomic Layer Deposition)기술은 기판 표면에서의 self-limiting reaction을 통해 매우 얇은 박막을 형성할 수 있고, 두께 및 조성 제어를 정확히 할 수 있으며, 복잡한 형상의 기판에서도 100%에 가까운 step coverage를 얻을 수 있어 초미세패턴의 형성과 매우 얇은 두께에서 균일한 물리적, 전기적 특성이 요구되는 초미세 반도체 공정에 적합하다. 특히 반도체의 logic 및 memory 소자의 gate 공정에서 절연막과 보호막으로, 그리고 배선공정에서는 층간절연막(ILD, Inter Layer Dielectric)으로 사용하는 silicon oxide 박막에 적용될 경우, LPCVD 방법에 비해 낮은 온도에서 증착이 가능해 boron과 같은 dopant들의 확산을 최소화하여 transistor 특성 향상이 가능하며, PECVD 방법에 비해 전기적·물리적 특성이 월등히 우수하고 대면적 uniformity 증가가 기대된다. 본 연구에서는 자체적으로 설계 및 제작한 장비를 이용하여 silicon oxide 박막을 ALD 방법으로 증착하고 그 특성을 살펴보았다. 먼저, cycle 수에 따른 증착 박막 두께의 linearity를 통해서 원자층 증착(ALD)임을 확인할 수 있었으며, reactant exposure(L)와 증착 온도에 따른 deposition rate 변화를 알아보았다 Elipsometer를 이용해 증착된 silicon oxide 박막의 두께 및 굴절률과 그 uniformity를 관찰하였고, AES 및 XPS 분석 장비로 박막의 조성비와 불순물 성분을 살펴보았으며, 증착 박막의 치밀성 평가를 위해 HF etchant로 wet etch rate를 측정하여 물리적 특성을 정리하였다. 특히, 기존의 박막 증착 방법인 LPCVD와 PECVD에 의한 silicon oxide박막의 물성과 비교, 평가해 보았다. 나아가 적절한 촉매 물질을 선정하여 원자층 증착(ALD) 공정에 적용하여 그 효과도 살펴보았다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2003.06a
• /
• pp.86-89
• /
• 2003

Chemical Mechanical Planarization(CMP) has been accepted as the most effective processes for ultra large scale integrated (ULSI) chip manufacturing. However, as the polishing process continues, pad pores get to be glazed by polishing residues, which hinder the supply of new slurry. And pad surface is ununiformly deformed as real contact distance. These defects make material removal rate(MRR) decrease with a number of polishied wafer. Also the desired within-chip planarity, within wafer non-uniformity(WIWNU) and wafer to wafer non-uniformity(WTWNU) arc unable to be achieved. So, pad conditioning in CMP Process is essential to overcome these defects. The eletroplated or brazed diamond conditioner is used as the conventional conditioning. And. allumina long fiber, the jet power of high pressure deionized water, vacuum compression. ultrasonic conditioner aided by cavitation effect and ceramic plate conditioner are once used or under investigation. But. these methods arc not sufficient for ununiformly deformed pad surface and the limits of conditioning effect. So this paper focuses on the characteristics of diamond conditioner which reopens glazed pores and removes ununiformly deformed pad away.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.105-105
• /
• 1999

차세대 기억소자에서는 집접도의 증가, 고속화, 그리고 미세화에 따라 배선간으 최소선폭이 작아지고, 새로운 다층 배선기술이 요구되는 가운데 층간절연막의 재료와 형성기술은 소자의 특성을 향상시켜주는 중요한 요소로서 열적안정성, 저유전율, 평탄화특성 등에 핵심을 두고 연구되고 있다. 본 연구에서는 5인치 p-Si(100) 위에 FTES와 O2를 precursor로 하고 carrier gas를 Ar gas하여 ICP CVD 방법으로 저유전율의 Fluorocarbonated-SiO2 박막을 형성하였다. 0.1-1kW, 13.56MHz인 rf power를 사용하였으며, 증착은 RT에서 5~10분으로 하였다. 형성된 박막은 FTIR(fourier transform infrared), XPS(x-ray photoelectron spectroscopy), 그리고 ellipsopsometer 등을 이용하여 결합모드와 F농도, 균일도 등을 측정하고, I-V와 C-V 측정장치, 그리고 SERM(scanning electrion microscopy) 등을 이용하여 유전상수, 누설전류, dielectric breakdown voltage, 그리고 박막의 stepcoverage를 측정하였다. 제작된 박막의 신뢰성은 열처리에 따른 전기적 특성으로부터 조사하였다. 형성된 fluorocarbonated 박막 결합모드는 Si-F, Si-O, O-C, C-C와 C-F였고 O2:FTES:Ar 유량을 1sccm:10sccm:6sccm으로 하여 증착한 시료에서 유전율은 2.8이었으며, 누설전류밀도는 8$\times$10-9A/cm2, Breakdown voltage는 10MV/cm 이상, 그리고 stepcoverage는 91%로 측정되었다.

• Journal of the Korean Society for Precision Engineering
• /
• v.19 no.1
• /
• pp.196-203
• /
• 2002

Generally, non-uniformity and removal rate are important factors on measurements of both wafer and die scale. In this study, we verify the effects of the pressure and relative velocity on the results of the chemical mechanical polishing and the effect of pattern density on inter layer dielectric chemical mechanical polishing of patterned wafer. We suggest an appropriate modeling equation, transformed from Preston\`s equations which was used in glass polishing, and simulate the removal rate of patterned wafer in chemical mechanical polishing. Results indicate that the pressure and relative velocity are dominant factors for the chemical mechanical polishing and pattern density effects on removal rate of pattern wafers in die scale. The modeling is well agreed to middle and low density structures of the die. Actually, the die used in Fab. was designed to have an appropriate density, therefore the modeling will be suitable for estimating the results of ILD CMP.

• Electrical & Electronic Materials
• /
• v.8 no.2
• /
• pp.171-175
• /
• 1995

Optimum condition of remote plasma enhanced chemical vapor deposition using orthogonal array method was chosen. Characteristics of oxide films deposited by RPECVD with SiH$_{4}$ and N$_{2}$O gases were investigated. Etching rate of the optimized SiO$_{2}$ films in P-etchant was about 6[A/s] that was almost the same as that the high temperature thermal oxide. The films showed high dielectric breakdown field of more than 7[MV/cm] and a resistivity of 8*10$^{13}$ [.ohmcm] around at 7[MV/cm]. The interface trap density of SiO$_{2}$/Si interface around the midgap derived from the high frequency C-V curve was about 5*10$^{10}$ [/cm$^{2}$eV]. It was observed that the dielectric constant of the optimized SiO$_{2}$ film was 4.29.