• 제목/요약/키워드: 출력피드백 제어

검색결과 106건 처리시간 0.023초

Switched-Capacitor 지연 기법의 새로운 고해상도 DPWM 발생기를 이용한 Dynamic-Response-Free SMPS (Dynamic-Response-Free SMPS Using a New High-Resolution DPWM Generator Based on Switched-Capacitor Delay Technique)

  • 임지훈;박영균;위재경;송인채
    • 대한전자공학회논문지SD
    • /
    • 제49권1호
    • /
    • pp.15-24
    • /
    • 2012
  • 본 논문에서는 Switched-Capacitor 지연 기법의 새로운 고해상도 DPWM 발생기를 사용한 Dynamic-Response-Free SMPS를 제안한다. 제안된 회로는 Switched-Capacitor 지연 기법을 이용한 DPWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 DPWM의 duty ratio를 결정한다. 제안된 회로는 컨버터의 피드백 전압과 기준전압을 비교하여 DPWM 발생기의 내부 캐패시터에 충방전되는 전류량을 제어하는 방식으로 출력전압 tracking이 가능하다. 따라서 제안된 회로는 기존 closed loop 제어 방식의 SMPS들에서 문제점이 되고 있는 동적 응답특성을 고려할 필요가 없으며, 출력 전압에 overshoot/undershoot로 인한 ringing 현상이 발생하지 않는다는 큰 장점을 가진다. 제안된 회로는 1MHz~10MHz까지 스위칭주파수를 사용자가 선택할 수 있으며, 100MHz의 내부 제어 동작 주파수로 10MHz 최대 스위칭 주파수(DPWM) 발생이 가능하다. 100MHz의 내부 제어 동작 주파수를 사용하여 10MHz 스위칭 주파수 발생시 소모되는 내부 회로의 최대 전류는 2.7mA이며, 출력 버퍼를 포함한 전체 시스템의 전류 소모는 15mA이다. 제안된 회로는 0.125%의 DPWM duty ratio 해상도를 가지고 부하에 최대 1A까지 전류공급이 가능하며, 최대 리플 전압은 8mV이다. 동부하이텍 BCD $0.35{\mu}m$ 공정 파라미터를 이용해 시뮬레이션을 수행하여 제안된 회로의 동작을 검증하였다.

QFT를 이용한 디젤엔진의 커먼레일 압력 제어알고리즘 설계 연구 (Common Rail Pressure Control Algorithm for Passenger Car Diesel Engines Using Quantitative Feedback Theory)

  • 신재욱;홍승우;박인석;선우명호
    • 대한기계학회논문집B
    • /
    • 제38권2호
    • /
    • pp.107-114
    • /
    • 2014
  • 이 연구에서는 Quantitative Feedback Theory(QFT) 기법을 이용한 승용디젤엔진의 커먼레일 압력제어 알고리즘을 제안하였다. 커먼레일 압력모델의 입력과 출력은 각각 Pressure Control Valve(PCV) 구동전류와 커먼레일 압력으로 정의하였고, Metering Unit(MeUn)이 커먼레일 압력에 미치는 영향은 모델 파라미터 불확실성으로 정의하였다. QFT 기법은 이러한 모델의 불확실성에 대하여 강건하면서도 정량적 요구사항을 만족할 수 있는 제어알고리즘 설계방법을 제시한다. 제안된 커먼레일 압력제어기는 목표 레일압력 추종성능과 안정성능이 확보되었으며, 인젝터에 의한 연료분사가 커먼레일 압력에 미치는 영향을 줄이기 위하여 외란제거성능(Disturbance Rejection)이 고려되었다. 설계된 제어 알고리즘은 엔진 동력계 실험을 통하여 검증하였으며, MeUn 구동전류와 연료분사량의 급격한 변화에 따른 제어알고리즘의 강건성과 외란제거성능을 검증하였다.

외란 관측기를 이용한 영구자석 동기전동기의 비선형 속도 제어 (A Nonlinear Speed Control for a Permanent Magnet Synchronous Motor Using a Simple Disturbance Estimation Technique)

  • 이나영;김경화;윤명중
    • 전력전자학회논문지
    • /
    • 제6권2호
    • /
    • pp.149-157
    • /
    • 2001
  • 본 논문에서는 간단한 외란 관측 기법을 이용한 영구자석형 동기 전동기(Permanent Magnet Syncoronous Motor:PMSM)의 비선형 속도 제어 기법이 제안된다. 피드백 선형화(feedback linearization) 기법을 이용함으로써 비선형 요서가 효과적으로 제거되고 출력 오차 동특성을 선형 제어 기법에 기반하여 설정할 수 있다. 그러나 이 방식은 제어기의 파라미터들이 실제 모터의 파라미터들과 일치하지 않으면 만족스러운 성능을 기대할 수 없다. 본 논문에서는 파라미터들이 실제 모터의 파라미터들과 일치하지 않으면 만족스러운 성능을 기대할 수 없다. 본 논문에서는 파라미터 변동에 의한 비선형 외란을 제거하기 위해 외란 관측 기법을 이용한다. 제안한 방식에는 두개의 축소 차수 관측기만 이용되므로 관측기 설계가 상당히 간단하고 파라미터 추정을 위한 제어기의 계산량에 많은 부담을 주지 않는다. 제안한 관측기를 이용한 비선형 속도 제어 알고리즘이 파라미터 변동에 대해 상인한 제어특성을 가짐을 시뮬레이션과 실험 결과로 입증하였다.

  • PDF

고속 디밍제어를 위한 고출력-LED 드라이버 설계 (Design of the Power-LED Driver for High Speed Dimming Control)

  • 이건;강우성;정태진;윤광섭
    • 전자공학회논문지
    • /
    • 제50권8호
    • /
    • pp.128-135
    • /
    • 2013
  • 본 논문에서는 고전압 공정기술을 이용하여 고속 디밍제어가 가능한 고출력-LED 드라이버를 설계하였다. 제안하는 고출력-LED 드라이버는 디밍신호를 통해서 LED에 필요한 전류량을 예측하고, 예측된 전류의 일부분을 인덕터 전류로 피드백시키는 방법을 사용하여서, LED 전류 상승시간이 최소화되도록 설계하였다. 기존 고출력-LED 드라이버의 최소 LED 전류 상승시간은 $3{\mu}s$로 제한된 반면 제안하는 고출력-LED 드라이버의 최소 LED전류 상승시간은 1/10 정도로 감소되었다. 설계된 LED 드라이버는 $0.35{\mu}m$ 60V BCDMOS 2-poly 4-metal 공정으로 제작되었으며 측정 결과 입력전압 12V, 9개의 백색 LED, 353mA LED전류, 1KHz 디밍주파수에서 LED전류 상승시간과 전력전달효율은 각각 240ns, 93.7%로 측정되었다.

멀티비트 플라잉 커패시터의 전압제어를 이용한 3-레벨 벅 변환기 (Three Level Buck Converter Utilizing Multi-bit Flying Capacitor Voltage Control)

  • 소진우;윤광섭
    • 전기전자학회논문지
    • /
    • 제22권4호
    • /
    • pp.1006-1011
    • /
    • 2018
  • 본 논문은 멀티비트 플라잉 커패시터의 전압제어를 이용한 3-레벨 벅 변환기를 제안한다. 기존의 3-레벨 벅 변환기는 플라잉 커패시터 전압을 제어하지 못하여 동작이 불안정하거나 플라잉 커패시터 전압을 제어하는 회로가 PWM방식에 적용되지 못하는 문제가 있었다. 또한 부하전류에 증가할 때 인덕터 전압에 오차가 발생하였다. 본 논문에서 제안하는 구조는 입력이 4개인 차동증폭기와 공통모드 피드백 회로를 이용하여 PWM모드에서 플라잉 커패시터 전압을 제어할 수 있다. 또한 3비트 플라잉 커패시터 전압 제어회로를 제안하여 부하전류에 따른 3-레벨 벅 변환기의 동작을 최적화할 수 있으며 슈미트 트리거 회로를 이용한 삼각파 생성 회로를 제안하였다. 제안하는 3-레벨 벅 변환기는 $0.18{\mu}m$ CMOS 공정으로 설계되었으며 2.7~3.6V의 공급 전압 범위와 0.7V~2.4V의 출력 전압 범위를 갖는다. 동작 주파수는 2MHz, 부하전류 범위는 30mA~500mA이며 출력 전압 리플은 최대 32.5mV로 측정되었다. 측정 결과 130mA의 부하전류에서 약 85%의 최대 전력변환 효율을 보인다.

CODOG 함정 추진체계 시뮬레이터 개발 (Development of CODOG Propulsion System Simulator)

  • 장재희;신승우;김민곤;오진석
    • 한국정보통신학회논문지
    • /
    • 제21권9호
    • /
    • pp.1808-1817
    • /
    • 2017
  • 대잠, 대함, 보급 등, 함정에 요구되는 임무가 다양해지면서 함정의 추진체계 또한 임무를 효과적으로 수행하기 위해 ECS(Engineering Control System)를 필요로 한다. ECS는 추진체계를 모니터링하고 제어함으로써 함정이 임무를 수행할 수 있도록 한다. 최근 ECS 국산화 개발이 진행되면서 ECS에 대한 시험 검증을 위한 시스템이 요구되었고, CODOG 기반의 함정 추진체계 시뮬레이터를 개발하였다. CODOG 기반의 함정 추진체계 시뮬레이터는 가스터빈 모델, 디젤엔진 모델, 감속기어 모델, 가변추진기 모델로 나누어 제어 명령에 대한 피드백을 모의한다. 실험 결과, ECS 추진 모드에 따른 가스터빈, 디젤엔진 및 축의 속도, 토크, 출력 등을 확인할 수 있었다.

FTTH용 CMOS Optical Link Receiver의 설계 (Design of CMOS Optical Link Receiver for FTTH)

  • 김규철
    • 대한전자공학회논문지SD
    • /
    • 제41권1호
    • /
    • pp.47-52
    • /
    • 2004
  • 본 논문에서는 FTTH에 적용하기 적합한 넓은 입력 다이나믹 레인지와 낮은 비트 에러율을 갖는 CMOS 광수신기의 설계를 제안한다. 트랜스임피던스 전치증폭기의 PMOS 피드백 저항을 자신의 출력 신호의 크기에 따라 제어하여 100Mbps까지 60dB의 입력 다이나믹 레인지를 얻었다. 듀티 에러를 최소화시키기 위해 전류 거울 형태의 자동 바이어스 조절 회로를 설계하였다. 2-폴리, 3-메탈, 0.6um CMOS 공정 파라미터를 사용하여 회로 시뮬레이션을 수행하였다. 설계된 수신기는 5V의 전원을 사용할 때 100Mbps에서 130mW 이하의 전력 소비를 보였다.

DSP보드를 이용한 뇌파의 외부잡음 제거용 적응필터 및 피드백 출력제어 알고리듬 (The Adaptive Filter for EEG Artifact Cancellation and the Feedback Output Control Algorithm on the DSP Board)

  • 안보섭;박정제;이경일;박일용;조진호;김명남
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
    • /
    • pp.548-551
    • /
    • 2003
  • The adaptive filter is proposed for removing EOG from measured EEG on the frontal lobe. The proposed adaptive filter has been implemented and the feedback output control algorithm has been employed to control the alpha wave ratio on the basis of TMS320C31 DSP board with the on-line and real time performance. The feedback algorithm controls the input voltage of stimulating devices on the portable bio-feedback system. The EEG data are acquired at the $F_{p1}$ and $F_{p2}$ localization and are processed by the proposed adaptive filter. We demonstrated that the proposed adaptive filter could effectively remove EOG from the measured EEG on the frontal lobe and the feedback algorithm is proper to control the output voltage of DSP board using the ratio of the alpha wave.

  • PDF

커패시터 멀티플라이어를 갖는 CCM/DCM 이중모드 DC-DC 벅 컨버터의 설계 (Design of a CCM/DCM dual mode DC-DC Buck Converter with Capacitor Multiplier)

  • 최진웅;송한정
    • 한국산학기술학회논문지
    • /
    • 제17권9호
    • /
    • pp.21-26
    • /
    • 2016
  • 본 논문에서는 휴대 전자기기의 내부 전원단을 위한, CCM/DCM 기능의 이중모드 감압형 DC-DC 벅 컨버터를 제안한다. 제안하는 변환기는 1 MHz의 주파수에서 동작하며, 파워단과 제어블럭으로 이루어진다. 파워단은 Power MOS 트랜지스터, 인덕터, 커패시터, 제어 루프용 피드백 저항으로 구성된다. 제어부는 펄스폭 변조기 (PWM), 오차증폭기, 램프 파 발생기, 오실레이터 등으로 이루진다. 또한 본 논문에서 보상단의 큰 외부 커패시터는, 집적회로의 면적축소를 위하여 CMOS 회로로 구성되는 멀티플라이어 등가 커패시터로 대체하였다. 또한,. 본 논문에서, 보상단의 외부 커패시터는 집적회로의 면적을 줄이기 위하여 곱셈기 기반 CMOS 등가회로로 대체하였다. 또한 제안하는 회로는 칩을 보호하기 위하여 출력 과전압, 입력부족 차단 보호회로 및 과열 차단 보호회로를 내장하였다. 제안하는 회로는 $0.18{\mu}m$ CMOS 공정을 사용하여, 케이던스의 스펙트라 회로설계 프로그램을 이용하여 설계 및 검증을 하였다. SPICE 모의 실험 결과, 설계된 이중모드 DC-DC 벅 변환기는 94.8 %의 피크효율, 3.29 mV의 리플전압, 2.7 ~ 3.3 V의 전압 조건에서 1.8 V의 출력전압을 보였다.

3-극점 2-영점 보상 회로가 적용된 승압형 DC-DC 컨버터 회로의 안정적 동작에 관한 연구 (A Study on Stable Operation of Boost DC-DC Converter Circuit with 3-pole 2-zero Compensation Circuit)

  • 최건우;정해영;이석현
    • 한국전자통신학회논문지
    • /
    • 제15권5호
    • /
    • pp.923-930
    • /
    • 2020
  • 현대 사회에서 다양한 전기기기들의 시스템 회로를 동작시키기 위해서는 여러 직류 전원이 필요하다. 회로의 정상적인 동작을 위해 안정된 직류의 공급이 필수적으로 요구되고 이를 위한 컨버터의 중요성은 매우 크다고 할 수 있다. 본 연구는 부하 변동에 상관없이 출력전압의 안정적인 공급을 유지할 수 있도록 승압형 DC-DC 컨버터인 KY 컨버터에 3-극점 2-영점 전압 제어기를 적용한 PWM DC-DC 컨버터 회로를 제안하였다. 제안된 컨버터 회로의 정상 동작 특성을 입증하기 위해 기존의 컨버터 회로와 비교하여 PSIM 시뮬레이션 프로그램과 PCB 기판에서의 회로 동작 실험을 수행하였다.