• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.21-23
• /
• 1999

CPU에게 최상위 우선순위가 할당된 고정 우선순위 버스 프로토콜에서는 CPU와 DMA 컨트롤러의 버스 요구가 충돌할 경우 DMA 전송이 지연된다. 본 논문에서는 CPU와 다수의 DMA 컨트롤러가 시스템 버스를 공유하는 환경에서 DAM I/O 요구의 최악 응답시간을 분석하는 기법을 제안한다. 제안하는 최악 응답시간 분석 기법은 다음의 세단계로 구성되어 있다. 첫 번째 단계에서는 CPU 상에서 수행중인 각 CPU 태스크별로 최악 버스 요구 패턴을 구한다. 두 번째 단계에서는 이들 CPU 태스크의 최악 버스 요구 패턴을 모두 통합해 CPU 전체의 최악 버스 요구 패턴을 구한다. 최종 세 번째 단계에서는 CPU의 최악 버스 요구 패턴으로부터 DMA 컨트롤러의 버스 가용량을 구하고 DMA I/O 요구의 최악 응답시간을 산출한다. 모의 실험을 통해 제안하는 분석 기법일 일반적인 DMA전송량에 대해 20% 오차 범위 이내에서 안전한 응답시간을 산출함을 보였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2007년도 추계학술발표대회
• /
• pp.576-578
• /
• 2007

본 논문에서는 Ingo Molnar 의 realtime-preempt 패치가 적용된 리눅스를 활용한 실시간 시스템에서 다른 프로세스와 동시에 수행하지 않고도 다른 프로세스에 의한 실시간 프로세스의 최악 응답시간의 변화를 예측할 수 있도록 최악 응답 시간에 영향을 주는 커널 모드에서 선점 금지 시간을 프로세스 별로 분석을 하기 위한 도구를 커널 모듈로 구현하여 실시간 프로세스의 최악 응답 시간을 예측할 수 있음을 보였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권4호
• /
• pp.148-159
• /
• 2005

CPU의 수행과 병행하여 I/O가 수행되도록 DMA 방식을 채택한 실시간 시스템의 스케줄 가능성을 보장하기 위해서는 CPU 태스크 뿐만 아니라 I/O 요구의 스케줄 가능성도 반드시 검증되어야 한다. 본 논문에서는 CPU에게 최상위 우선순위가 할당된 고정우선순위 버스 프로토콜을 기반으로 CPU와 다수의 DMA 컨트롤러가 시스템 버스를 공유하는 환경에서 DMA I/O 요구의 최악 응답시간을 분석하는 기법을 제안한다. 제안하는 분석 기법의 첫 번째 단계에서는 CPU 상에서 수행 중인 각 CPU 태스크별로 최악 버스 요구 패턴을 구한다. 두 번째 단계에서는 이들 CPU 태스크의 최악 버스 요구 패턴을 모두 통 차해 CPU 전체의 최악 버스 요구 패턴을 구한다. 최종 세 번째 단계에서는 CPU의 최악 버스 요구 패턴으로부터 DMA 컨트롤러의 버스 가용량을 구하고 DMA I/O 요구의 최악 응답시간을 산출한다. 모의 실험을 통해 제안하는 분석 기법이 일반적인 DMA 전송량에 대해 $20\%$ 오차 범위 이내에서 안전한 응답시간을 산출하며, DMA 전송량이 증가할수록 오차가 점차 감소함을 보였다

• 한국정보과학회논문지:시스템및이론
• /
• 제27권5호
• /
• pp.506-517
• /
• 2000

분산 실시간 시스템에서 선행 태스크의 완료에 의해 활성화되는 태스크는 활성화 지터를 갖는 주기적 태스크로 모델링될 수 있다. 태스크의 활성화 지터는 선행 태스크의 최악과 최선 응답사간의 차로 정의된다. 기존의 방법은 최선 응답사간을 실제보다 훨씬 작은 값으로 가정하기 때문에, 활성화 지터와 낮은 우선순위를 갖는 태스크들의 최악 응답시간이 과대평가된다. 본 논문은 최선 응답사간을 보다 정확하게 산정하고 활성화 지터의 한계를 줄이기 위해 새로운 최선 응답시간 분석기법을 제안한다. 제안된 기법은 태스크들간의 상대적 위상을 고려하여 최선 응답시간을 구한다. 활성화 지터의 정확한 분석은 다른 태스크들의 최악 응답시간을 감소시키고 스케쥴가능성을 증가시킨다. 모의실험의 결과는 제안된 분석 기법이 최선 응답시간과 최악 응답시간의 정확도를 각각 최대 40%와 6%로 개선함을 보여 준다.

• 한국컴퓨터정보학회논문지
• /
• 제11권6호
• /
• pp.113-123
• /
• 2006

최근 NAND 플래시 메모리를 데이터뿐만 아니라 프로그램 코드를 저장하기 위한 목적으로 사용하는 실시간 시스템이 증가하고 있다. 그러나 데이터의 순차 접근만을 허용하는 NAND 플래시의 물리적인 특성 때문에, NAND 플래시 메모리 기반의 시스템에서는 일반적으로 shadowing 기법을 통해 프로그램을 수행한다. 그러나 shadowing 기법은 시스템의 부팅 시간을 증가시키고 불필요한 DRAM 영역을 차지한다는 단점이 있다. 이에 대한 대안 중 하나는 demand paging 기법을 활용하는 것이다. 그러나 demand paging 환경에서는 프로그램 실행 도중 임의로 발생하는 page fault 때문에 프로그램의 최악 응답 시간을 예측하기 어렵다. 본 논문에서는 demand paging 환경에서의 태스크 최악 응답 시간 분석 기법을 제안한다. 분석 기법은 분석의 정확도와 시간 복잡도에 따라 DP-Pessimistic. DP-Accurate으로 나뉜다. 또한 시뮬레이션을 통해 DP-Pessimistic과 DP-Accurate 분석 기법의 정확도를 비교한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2008년도 추계학술발표대회
• /
• pp.924-927
• /
• 2008

실시간 시스템 개발에 있어서 태스크들의 응답시간을 예측하는 것은 가장 중요한 문제로 인식 되고 있다. 그러나 manycore 환경에서는 응답시간을 예측하는 것이 몹시 어려워 만족할 만한 결과를 이끌어내지 못하고 있다. 과거에 스케줄링과 동기화 정책을 고려하여 최악 응답시간을 예측하는 방법이 제시되기도 했지만, 상당히 제한적인 태스크 모델을 가정하여 실제로 적용하기에는 어려울 뿐만 아니라 예측한 결과도 시스템의 정확한 응답시간과 상당한 괴리가 있다. 반면, 시뮬레이션 기법은 시스템의 스케줄링 상태를 시뮬레이션해 봄으로써, 상대적으로 정확한 응답시간을 예측하는 것을 가능하게 한다. 따라서 본 논문에서는 범용적이면서도 매우 효과적인 manycore를 위한 시뮬레이션 기법을 제안한다. 제안하는 기법의 우수성은 시스템 모델의 변화에 따라 소요되는 시뮬레이션 시간을 측정하는 실험을 통해서 확인한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권1_2호
• /
• pp.11-19
• /
• 2001

근래에 들어, 백플레인 버스를 기반으로 하는 멀티프로세서 시스템의 프로세서간 통신에도 TCP/IP와 같은 표준 네트워크 프로토콜을 이용하여 표준 MAC 계층을 구현하는 것이 일반적이다. 본 논문은 이러한 MAC 에뮬레이션 기반 버스 네트워크상에서 내장형 실시간 은용을 지원하기 위한 최악 응답 시간 분석법을 제시한다. 본 논문의 분석법은 구체적으로 MAC 에뮬레이션 방법의 하나인 ANSI BusNet 프로토콜을 대상으로 진행된다. 각 실시간 태스크를 주기, CPU 시간, 종료시한, 메시지 패킷 개수로 모델링하고 스케쥴 가능성, 즉 주어진 종료 시한 내에 작업을 완료할 수 있는지의 여부를 검사하는 수식을 유도한다. 이를 위해 물리적인 버스 특성을 고려한 버스 전송 모델을 제시하고, 버스 중재 방식과 버스 하드웨어의 캐슁 지원 여부에 따른 스케쥴 가능성을 분석한다. 또한 본 논문에서는 실험을 통해 블록 전송이 실시간 통신 성능에 미치는 영향을 살펴본다. 비록 본 논문의 분석법이 BusNet에 기반하여 개발되었지만, BusNet이 대부분의 백플레인 하드웨어가 지원하는 기본적인 기능만을 가정하고 있으므로, 본 논문의 분석법은 다른 종류의 백플레인 네트워크 프로토콜에도 쉽게 적용될 수 있다.

• 한국자동차공학회논문집
• /
• 제13권1호
• /
• pp.194-203
• /
• 2005

The process of guaranteeing that a distributed real-time control system will meet its timing constraints, is referred to as schedulability analysis. However, schedulability analysis algorithm cannot be simply used to analyze the system because of complex calculations of algorithm. It is difficult for control engineer to understand the algorithm because it was developed in a software engineer's position. In this paper we introduce a Response-time Analysis Tool(RAT) which provides easy way far system designer to analyze the system by encapsulating calculation complexity. Based on the RAT, control engineer can verify whether all real-time tasks and messages in a system will be completed by their deadline in the system design phase.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2006년도 춘계학술발표대회
• /
• pp.199-202
• /
• 2006

실시간 시스템에서는 정해진 시간 안에 작업을 수행해야 하는 것이 가장 중요하다. 때문에 실시간 시스템에서의 응답시간 위반은 물질 또는 인명 피해와 직결된다. 이에 응답시간을 보장하기 위해 실시간 시스템을 분석하는 기법들에 대한 많은 연구가 진행되었다. 그러나 기존의 분석 방법들은 최악실행시간을 도출하기위해 실시간 프로그램의 흐름을 분석하거나 분석을 위한 제약을 생성할 때 부하가 생기는 문제점을 가지고 있다. 이러한 문제를 해결하기 위하여 본 논문에서는 프로그램에서 나타나는 함수 또는 변수 등이 중복해서 사용되는 특성들을 이용하여 실행시간 분석에 대한 부하를 줄일 수 있는 방법을 제안하고, 제안한 방법을 기반으로 실시간 프로그램에서 실행시간을 예측할 때 필요한 기본 자료들을 도출할 수 있는 소스코드 분석 도구를 제안한다.

• 한국자동차공학회논문집
• /
• 제10권5호
• /
• pp.114-120
• /
• 2002

In a distributed real-time control system, it is essential to confirm the timing behavior of all tasks because these tasks of each real-time controller have to finish their processes within the specified time intervals called a deadline. In order to satisfy this objective, the timing analysis of a distributed real-time system such as shcedulability test must be performed during the system design phase. In this study, a simple application of CAN fur a vehicle body network system is formulated to apply to a holistic scheduling analysis, and the worst-case execution time (WCET) and the worst-case end-to-end response time (WCRT) are evaluated in the point of holistic system view.