• Title/Summary/Keyword: 최대시간지연

Search Result 536, Processing Time 0.025 seconds

Four-Phase Single-Rail Protocol with Return-to-Zero Data to Reduce Delay in Long Wire (도선의 전송지연을 최소화하기 위한 데이터 초기화에 기반한 단일선 4-위상 프로토콜)

  • 정은구;이동익;노명찬
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2001.10c
    • /
    • pp.1-3
    • /
    • 2001
  • VLSI칩 내부애서 길이가 긴 도선을 통해서 데이터를 보낼 메, 누화(crosstalk)의 영향으로 데이터 값에 따라 지연시간이 변한다. 그리고 지연시간의 변화폭도 CMOS공정이 초미세화됨에 따라서 더욱 커진다. 본 논문에서는 지연시간을 줄이기 위해서, 데이터 코딩을 이용하여 가장 긴 지연시간을 피하는 데이터 초기화에 기반한 단일선 4-위상 프로토롤을 제안한다. 제안된 프로토콜을 긴 도선에 적용함으로써 도선에서의 최대 지연시간을 최대 49% 감소시킨다.

  • PDF

Incremental Techniques for Timing Analysis Considering Timing and Circuit Structure Changes (지연시간과 회로 구조 변화를 고려한 증가적 타이밍 분석)

  • O, Jang-Uk;Han, Chang-Ho
    • The Transactions of the Korea Information Processing Society
    • /
    • v.6 no.8
    • /
    • pp.2204-2212
    • /
    • 1999
  • In this paper, we present techniques which perform incremental timing analysis using Timed Boolean Algebra that solves the false path problem and extracts the timing information in combinational circuits. Our algorithm sets histories of internal inputs that are substituted for internal output and extracts maximal delays through checking sensitizability of primary outputs. Once finding the sum of primitive delay terms, then it applies modified delay with referencing histories of primary output and it can extract maximal delays of primary outputs fast and efficiently. When the structure of circuit is changed, there is no need to compute the whole circuit again. We can process partial timing analysis of computing on the gates that are need to compute again. These incremental timing analysis methods are considered both delay changes and structure of circuit, and can reduce the costs of a trial error in the circuit design.

  • PDF

VBR Services Scheme Using Maximum Cell Transfer Delay in the Wireless ATM Networks (무선 ATM망에서 최대 지연 시간을 이용한 VBR 서비스 방안)

  • 양성룡;임인택;허정석
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2001.10a
    • /
    • pp.74-78
    • /
    • 2001
  • 무선 ATM망에서 VBR 서비스는 매 순간마다 대역폭 요구 사항이 가변적이기 때문에 채널의 효율적 분배가 어려운 실정이다. 본 논문에서는 무선 ATM망에서 VBR 트래픽을 서비스하기 위하여 지연 시간이 부족한 패킷들에게 우선순위를 부여하는 슬롯 할당 알고리즘을 제안한다. 제안한 방법에서 단말기는 VBR 트래픽의 변화정보를 미니 셀에 피기백하고, 이를 예약방식으로 기지국에 전송한다. 한편 기지국에서는 각 단말기가 전송한 트래픽의 변화정보를 기반으로 슬롯을 할당한다. 슬롯 할당에 있어서 기지국은 전송을 요구한 패킷들의 최대 전송지연 허용 시간과 요청한 슬롯 수를 확인한 후, 요구한 슬롯을 다음 프레임에 즉시 할당하지 않고, 최대 전송지연 허용 시간 범위 내에서 전송지연 시간이 적은 패킷에 우선적으로 슬롯을 할당한다.

  • PDF

Timing synchronization tracking algorithm in WAVE system (WAVE 시스템에서 타이밍 동기 추적 알고리듬)

  • Kim, Yong-Sung;Seo, Chang-Woo;Hong, Dae-Ki
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2008.10a
    • /
    • pp.689-692
    • /
    • 2008
  • WAVE based on OFDM is made for vehicle to vehicle wireless communication. Its performance is decreased by continual timing delay in multipath fading channels after starting initial timing synchronization. In this paper, the tracking algorithm that synchronizes symbol timing is proposed to continually compensate additional timing delay. Computer simulation of the proposed algorithm is performed in the worst communication environment that applies to maximum timing delay. Computer simulation shows that the proposed algorithm can improve the system performance in various channel conditions.

  • PDF

원격제어실험을 위한 실선 데이터 수집결과분석

  • 예병덕;정우리
    • Proceedings of the Korean Institute of Navigation and Port Research Conference
    • /
    • 2022.11a
    • /
    • pp.78-79
    • /
    • 2022
  • 육상제어센터의 원격제어시스템은 원격모니터링시스템, 원격제어시스템, 메시지 교환장치 및 선박모사장치로 구성되었다. 본 연구에서는 육상제어센터의 원격제어시스템 실험을 위해 실습선 한나라호와 육상제어센터 간 통신망(VSAT, LTE)를 활용하여 1) 장비테스트, 2) 시나리오 기반 테스트를 실시하였다. 먼저, 장비테스트는 정박 및 항해중 필수장비(Rudder, Engine, Thruster)에 대해 이루어졌으며, 시나리오 기반 테스트는 항해중 안전수역내에서 제어실험이 이루어졌다. 장비테스트 결과는 선박-육상 간 지연시간은 0.1초이내이며, 시나리오 기반 테스트 결과는 선박에서 육상제어센터까지 평균지연시간은 0.87초이며 최대 9.88분, 육상제어센터에서 선박까지 평균지연시간은 1.14초이며, 최대 8.9분이다. 이와 같이, 선박과 육상간 송수신된 데이터 분석을 통해 선박과 육상 간의 원격제어 및 통신네트워크의 문제점 식별하고, 이에 대한 대안방안 등을 제시하고자 한다.

  • PDF

An Analysis of Service Quality affected by Allowing Maximum Delay Jitter (최대 지연지터의 허용이 서비스 품질에 미치는 영향에 대한 분석)

  • Lee, Keun-Wang
    • Journal of KIISE:Information Networking
    • /
    • v.27 no.2
    • /
    • pp.123-130
    • /
    • 2000
  • It is important interest for us to solve skew problem in intermedia synchronization and to solve jitter problem in intramedia synchronization. It propose multimedia synchronization model to represent mixed media which contain temporal media and spatial media, and that helps us to develop multimedia application software efficiently. The proposed paper use four parameters to deal with QoS of intermedia synchronization and relative duration time algorithm and jitter-compensatory time algorithm are presented. When key medium is destroyed we make a delay as much as maximum delay jitter of the key medium in order to playout the other medium as much as that. The result is that the application of maximum delay jitter improves the service quality.

  • PDF

A Loop Shaping Method of PID Controller for Time delay Systems (시간 지연이 있는 시스템에서의 PID 제어기 설계를 위한 루프 형성 기법)

  • Yun Seong o;Suh Byung suhl
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.29 no.10C
    • /
    • pp.1370-1377
    • /
    • 2004
  • Optimal control gain for time-delay systems is made by an optimal control gain for delay-free systems multiplied by a state transition function for the delay time. The optimal control gain for delay-free systems is obtained by pushing two zeros of the PID controller closely to a larger pole of the second order plant. Thus the optimal tuning of PID controller for time-delay second order system is able to be obtained by calculation for the state transition function.

VLSI Design of HAS-160 Algorithm (HAS-160 해쉬 프로세서의 VLSI 설계)

  • 현주대;최병윤
    • Proceedings of the Korea Multimedia Society Conference
    • /
    • 2002.05c
    • /
    • pp.44-48
    • /
    • 2002
  • 본 논문에서는 한국형 디지털 서명 표준인 KCDSA에서 사용할 목적으로 개발된 국내 해쉬 함수 표준인 HAS-160 알고리즘을 VLSI 설계하였다. 하나의 단계연산을 하나의 클럭에 동작하고 단계연산의 핵심이 되는 4개의 직렬 2/sup 3/ 모듈러 가산기를 CSA(Carry Save Adder)로 구현하여 캐리 전파시간을 최소로 하고 HAS-160 해쉬 알고리즘의 특징인 메시지 추가생성을 사전에 계산하여 지연시간을 줄이는 설계를 하였다. 설계된 해쉬 프로세서를 0.25 urn CMOS 스탠다드 셀 라이브러리에서 합성한 결과 총 게이트 수는 약 21,000개이고 최대 지연 시간은 5.71 ns로 최대 동작주파수 약 175 MHz서 약 1,093 Mbps의 성능을 얻을 수 있었다.

  • PDF

Performance Driven FPGA Mapping of Sequential Circuits (순차회로를 위한 효율적인 FPGA 매핑)

  • 이준용
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1998.10c
    • /
    • pp.668-670
    • /
    • 1998
  • 테크놀로지 매핑의 효율성은 매핑된 회로의 지연시간과 회로의 면적에 의해서 평가되어진다. 특히 순차회로에서는 레지스터 사이의 조합회로의 최대지연시간에 의해서 전체회로의 지연시간이 결정된다. 본 논문에서는 순차회로에 대한, 건설적인(Constructive) 단계와 반복적인(Iterative) 단계의 리타이밍 기술과 퍼지 논리에 의해 향상된 FPGA 매핑 알고리즘을 소개한다. 주어진 초기회로는 건설적인 방법에 의하여 FPGA회로로 초기매핑되어진후 반복적인 리타이밍에 의하여 매핑회로의 효율을 높이게된다. 초기회로에 주어진 여러 가지 기준들은 결정 함수(Decision Making)에 대한 퍼지 이론 법칙의 계층적인 구조에 의해 연결되어져 있다. 제안된 매퍼는 MCNC 밴치마커의 실험을 통해 지연시각과 면적에서 기존 매핑시스템의 성능을 능가함을 보여준다.

  • PDF

Design of Pop-Up System Using Predictive Controller (예측제어기를 이용한 Pop-Up 시스템의 설계)

  • 허화라
    • Proceedings of the KAIS Fall Conference
    • /
    • 2001.05a
    • /
    • pp.119-123
    • /
    • 2001
  • 본 논문에서는 자동화 사격장 Pop-Up시스템의 안정성 및 성능 향상을 위해 예측제어기를 설계하여 시간지연에 따른 문제를 보상하였다. 확률 모델에 기반한 예측제어기는 지연된 이전의 값들로부터 선형예측 기법과 확률함수를 이용하여 실제의 값을 추정하며, 이를 제어기에 적용하여 시간지연에 따른 문제점을 최소화하였다. 제안된 알고리즘의 타당성을 검정하기 위해 사격용 Pop-Up시스템에 본 알고리즘을 실현하였으며, 상이한 시간지연과 이득 변화에 따른 제어기의 성능을 관측하였다. 실험결과 제안된 예측제어기는 시간지연에 대해 PID 제어기보다 빠른 수렴 특성을 보이며, 제어기의 안정범위 내에서 허용할 수 있는 최대 시간지연 값도 증가시킬 수 있었다. 따라서 사격용 타겟의 Pop & Up동작이 제어시간 이내에 원활하게 작동되어 연속 사격의 실시간 제어를 효율적으로 수행하였다.