• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.351-351
• /
• 2010

OLED(organic light emitting diode)는 액정디스플레이를 대체할 차세대 평판디스플레이로 많은 주목을 받고 있다. 현재 많이 사용되고 있는 OLED의 기판재료는 Glass기판이지만 차세대 Flexible한 display에서의 적용을 위해서는 가볍고 유연한 plastic을 기판 재료로 사용 할 것으로 보인다. 하지만 plastic이 기판재료로 된 OLED의 가장 큰 단점중의 하나가 수분과 산소에 민감하여 열화를 초래한다는 것이다. 이런 수분침투와 열화 과정으로 인해 OLED의 발광효과가 약해져 OLED의 수명과 직접적으로 연결된다. 하여 외부에서 OLED내부로 유입되는 산소, 수분으로 부터 발광재료와 전극의 산화를 방지하며 외부의 충격으로부터 소자를 보호하기 위한 봉지기술은 반드시 필요하다. 따라서 본 연구에서는, flexible한 OLED에 적용되는 금속 코팅한 막의 적층구조 및 기판의 노출온도에 따른 금속 코팅막의 수분침투 특성에 대해 MOCON의 weight gain test (WGT)를 통해 barrier layer에 대해 평가하고 이에 대한 mechanism을 확립하는데 그 목적이 있다. 금속을 코팅한 막은 OLED의 cathode와 anode 재료로 많이 사용되는 Al과 ITO를 sputter장비를 이용해 single layer와 double-layer의 두 가지 구조로 PET기판에 증착하였다. 증착한 Al막의 두께는 각각 50 nm, 100 nm, 200 nm, 400 nm 등 4가지로 하였다. double-layer의 경우에는 총 두께를 절반씩 기판의 양쪽에 증착하였다. 적층구조에 따른 수분침투 특성 평가 결과로 보면 같은 두께일 때 double-layer는 single layer에 비해서 모든 시편에서 수분의 투습율이 낮음으로써 더 좋은 수분침투의 barrier 특성을 나타내었다. 특히 100 nm이상인 경우 투습율은 예상한 값보다 50%이상 낮게 나타났다.

• Journal of the Korean Vacuum Society
• /
• v.7 no.4
• /
• pp.300-305
• /
• 1998

Crystallinity and structual properties of the epitaxially grown Pt films on $Al_2O_3$(0001) substrate by rf magnetron sputtering at a substrate temperature of $600^{\circ}C$ were studied by using backscattering spectrometry (BS)/channeling and transmission electron microscopy (TEM) measurements. $MeV^4$He ion BS/channeling results showed that the channeling minimum yield of Pt film with a thickness of 3500$\AA$ was 4%. This indicates an excellent crystallinity of Pt film. When the thickness of Pt film was less than 200 $\AA$, the channeling minimum yield of Pt film increased sharply with the decrease in film thickness. The Pt layer on $Al_2O_3$(0001) substrate grew epitaxially to the direction of (111) with six-fold symmetry. Cross-sectional TEM images also showed that Pt film on $Al_2O_3$(0001) substrate consist of twinned domains to release the strain induced by the lattice mismatch and the surface roughness of the film increased at the twin boundaries where the strain was contcentrated.

• Journal of the Korean Vacuum Society
• /
• v.13 no.3
• /
• pp.120-126
• /
• 2004

A damage-reduced trench was investigated in view of the defect distribution along trench sidewall and bottom using high resolution transmission electron microscopy, which was formed by HBr plasma and additive gases in magnetically enhanced reactive ion etching system. Adding $O_2$ and other additive gases into HBr plasma makes it possible to eliminate sidewall undercut and lower surface roughness by forming the passivation layer of lateral etching. To reduce the RIE induced damage and obtain the fine shape trench corner rounding, we investigated the hydrogen annealing effect after trench formation. Silicon atomic migration on trench surfaces using high temperature hydrogen annealing was observed with atomic scale view. Migrated atoms on crystal surfaces formed specific crystal planes such as (111), (113) low index planes, instead of fully rounded comers to reduce the overall surface energy. We could observe the buildup of migrated atoms against the oxide mask, which originated from the surface migration of silicon atoms. Using this hydrogen annealing, more uniform thermal oxide could be grown on trench surfaces, suitable for the improvement of oxide breakdown.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.199-199
• /
• 2012

최근 그래핀의 대면적 합성 및 롤투롤 전사 공정의 개발로 그래핀의 상용화가 가시화 되고 있다. 하지만, 그래핀의 독특한 특성인 선형적이고 밴드갭이 없는 에너지 띠 분포 때문에 반도체 소자로서의 직접적인 적용에는 한계가 있다. 이러한 문제를 해결하기 위한 돌파구로써, 그래핀 복합체의 연구와 개발이 활발히 진행되고 있으며 본 연구에서는 그래핀 복합 적층 구조를 다룬다. 이는 디스플레이, 초고속 반도체 소자, 고성능 광전자소자 및 초고감도 센서 등 다양한 분야에 대한 그래핀의 실용화 가능성이 높아진 것을 의미한다. 특히, 높은 가시광 투과도와 낮은 면저항으로 기존 투명 전극에 대표적으로 사용되고 있는 ITO (Indium Tin Oxide)를 그래핀으로 대체하는 것에 관한 연구가 활발히 진행되고 있다. 하지만 그래핀이 높은 전자이동도를 가지는 것에 비하여 비저항과 투과도 측면에 있어서는 ITO의 성능을 뛰어넘지 못하는 실정이다. 따라서 본 연구에서는 ITO가 가지는 취약점인 기판과의 약한 접착력, 높은 취성, 기판과의 열팽창률 차이 등의 공정상 문제점을 극복하고자 하였다. 그래핀 복합 적층 필름은 플라스틱 기판 (PET) 위에 열 화학기상증착법(Chemical Vapor Deposition, CVD)을 이용하여 합성한 그래핀을 전사하고, ITO 용액을 도포한 다음 다시 그래핀을 씌워 제작하여 샌드위치 구조(sandwich structure)를 형성하였다. 완성된 필름은 광학적, 전기적 특성 분석을 수행하였다. 광학적 분석으로는 라만 분광을 이용한 그래핀 품질평가와 파장대에 따른 광 투과도, 그리고 반사도 측정을 하였으며, 전기적 특성은 면저항을 측정함으로써 분석한다. 결함이 적고, 대면적에 걸쳐 한 층을 이루어야 하는 고품질 그래핀의 요구사항에 따라 라만 분광의 G, 2D, D 띠를 분석하였다. G와 2D 띠의 비율을 통해 그래핀의 층 수를, D 띠의 강도를 통해 결함의 유무를 판단하였다. 또한, 가시광 영역에서 90% 이상의 광 투과도를 보여야 하는 투명 소자의 요구사항 달성 정도를 UV-VIS를 이용하여 확인하였다. 마지막으로, 제작한 필름의 면저항 또한 4-프로브 멀티미터를 이용하여 측정하고, 일반적인 터치스크린의 면저항인 $500{\Omega}/sq$를 만족하는지 평가하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.159-160
• /
• 2012

지난 30년 동안 플래시 메모리의 주류 역할을 하였던 부유 게이트 플래시 메모리는 40 nm 기술 노드 이하에서 셀간 간섭, 터널 산화막의 누설전류 등에 의한 오동작으로 기술적 한계를 맞게 되었다. 또한 기존의 비휘발성 메모리는 동작 시 높은 전압을 요구하므로 전력소비 측면에서도 취약한 단점이 있다. 그러나 이러한 문제점들을 기존의 Si기반의 소자기술이 아닌 새로운 재료나 공정을 통해서 해결하려는 연구가 최근 활발하게 진행되고 있다. 특히, 플래시 메모리의 중요한 구성요소의 하나인 터널 산화막은 메모리 소자의 크기가 줄어듦에 따라서 SiO2단층 구조로서는 7 nm 이하에서 stress induced leakage current (SILC), 직접 터널링 전류의 증가와 같은 많은 문제점들이 발생한다. 한편, 기존의 부유 게이트 타입의 메모리를 대신할 것으로 기대되는 전하 포획형 메모리는 쓰기/지우기 속도를 향상시킬 수 있으며 소자의 축소화에도 셀간 간섭이 일어나지 않으므로 부유 게이트 플래시 메모리를 대체할 수 있는 기술로 주목받고 있다. 특히, TBM (tunnel barrier engineered memory) 소자는 유전율이 큰 절연막을 적층하여 전계에 대한 터널 산화막의 민감도를 증가시키고, 적층된 물리적 두께의 증가에 의해 메모리의 데이터 유지 특성을 크게 개선시킬 수 있는 기술로 관심이 증가하고 있다. 본 연구에서는 Si3N4/Ta2O5를 적층시킨 staggered구조의 tunnel barrier를 제안하였고, Si기판 위에 tunnel layer로 Si3N4를 Low Pressure Chemical Vapor Deposition (LPCVD) 방법과 Ta2O5를 RF Sputtering 방법으로 각각 3/3 nm 증착한 후 e-beam evaporation을 이용하여 게이트 전극으로 Al을 150 nm 증착하여 MIS- capacitor구조의 메모리 소자를 제작하여 동작 특성을 평가하였다. 또한, Si3N4/Ta2O5 staggered tunnel barrier 형성 후의 후속 열처리에 따른 전기적 특성의 개선효과를 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.238-238
• /
• 2011

Ion sensitive field effect transistor (ISFET)는 용액의 이온 농도를 측정하는 반도체 센서로, 1970년 Bergveld에 의해 처음으로 제안되었다. ISFET가 제안된 이래로, 제조공정이 간단하고 감지막의 감지 특성 평가가 용이한 electrolyte-insulator-semiconductor (EIS) pH센서 또한 지속적으로 연구되었다. EIS pH센서는 작은 소자 크기, 견고한 구조, 빠른 응답속도와 CMOS공정과의 호환성이 좋다는 장점이 있다. EIS 또는 ISFET 센서를 이용하여 생물학적 요소의 신호 감지 특성을 평가함에 있어 소자의 signal to noise 비율이 우수해야 한다. EIS pH센서의 높은 signal to noise 비율을 얻기 위해, 소자의 표면적을 증가시키거나 감지막으로 유전상수가 높은 물질을 사용하여 출력 특성을 향상시켜야 한다. 본 연구에서는 trench구조와 SiO2/HfO2/Al2O3 (OHA) 적층 감지막을 갖는 EIS pH센서를 제작하여 출력 특성을 증가시키는 실험을 실시하였다. 120 nm, 380 nm, 780 nm의 다양한 깊이를 가진 trench를 형성하였으며, trench 깊이에 따른 출력특성을 비교하였다. 또한, 제작된 EIS 소자의 pH감지 특성을 분석하였다. 제작된 EIS소자의 감지막 중 SiO2는 Si와 high-k물질의 계면 상태를 보완하기 위한 완충막으로 성장되었고, HfO2는 높은 유전상수를 가지고 있어 signal to noise 비율을 향상시키는 물질로 증착되었다. 최종적으로 Al2O3는 pH용액과의 화학적 손상을 막기 위한 물질로 증착되었다. 실험 결과, trench 깊이가 깊어질수록 출력값이 증가하였고 이는 signal to noise 비율이 향상되는 것을 의미한다. 결론적으로 trench 형성을 통한 표면적 증가와 high-k물질을 적층한 감지막으로 인해 높은 출력 특성을 갖는 우수한 EIS 바이오센서를 제작할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.152-153
• /
• 2012

Ion sensitive field effect transistor (ISFET)는 전해질 속 각종 이온농도를 측정하는 반도체 이온 센서이다. 이 소자의 기본 구조는 metal oxide semiconductor field effect transistor (MOSFET)에서 고안되었으며 게이트 컨택 부분이 기준전극과 전해질로 대체되어진 구조를 가지고 있다 [1]. ISFET는 기존의 반도체 CMOS 공정과 호환이 가능하고 제작이 용이할 뿐만 아니라, pH용액에 대한 빠른 반응 속도, 비표지 방식의 생체물질 감지능력, 낮은 단가 및 소자의 집적이 용이하다는 장점을 가지고 있다. ISFET pH센서의 감지특성에 결정하는 요소 중 가장 중요한 것은 소자의 감지막이라고 할 수 있다. 감지막은 감지 대상 물질과 물리적으로 직접 접촉되는 부분으로서 일반적으로 기계적/화학적 강도가 우수한 실리콘 산화막(SiO2)이 많이 사용되어져 왔다. 최근에는 기존의 SiO2 보다 성능이 향상된 감지막을 개발하기 위하여 Al2O3, HfO2, ZrO2, 그리고 Ta2O5와 같은 고유전 상수(high-k)를 가지는 물질들을 EIS 센서의 감지막으로 이용하는 연구가 활발하게 진행되고 있다. 하지만 지속적인 high-k 물질들에 대한 연구에도 불구하고 각각의 물질이 갖는 한계점이 드러났다. 본 연구에서는 SOI기판에서 SiO2 /HfO2 (OH), SiO2/Al2O3 (OA) 이단 적층 그리고 SiO2/HfO2/Al2O3 (OHA) 삼단적층 감지막을 갖는 ISFET을 제작하고 각 감지막의 특성을 평가하였다. 평가된 특성의 결과가 아래의 표1에 요약되었다. 그 결과, 각 high-k 물질이 갖는 한계점을 극복하기 위하여 제안된 OHA감지막은 기존에 OH, OA가 갖는 장점을 취하면서 단점을 최소화 시키는 최적화된 감지막의 감지특성을 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.27-27
• /
• 2010

최근에 고유가와 지구온난화로 인하여 에너지가 향후 인류의 50년을 좌우할 가장 큰 문제로 대두되고 있어서 지구의 모든 에너지의 근원인 태양광을 이용하는 태양광 발전은 무한한 청정 에너지로 각광받고 있다. 빛을 흡수하여 전기에너지로 변환하는 태양전지는 풍력, 수소연료전지, 조력, 바이오에탄올 등의 신재생에너지 기술 중에서 상품성은 가장 뛰어나지만 발전단가가 가장 높은 것이 단점이다. 태양광 발전단가를 줄여서 기존의 화석에너지를 이용한 발전단가와 견줄 수 있는 그리드 패러티(grid parity)를 달성하려면 태양전지 모듈의 고효율화와 동시에 저가화가 반드시 이루어져야 한다. 현재 태양광 모듈 시장의 90%는 효율이 12-16% 정도로 높은 단결정(single crystalline or monocrystalline) 실리콘이나 다결정(polycrystalline or multicrystalline) 실리콘 등의 벌크(bulk)형 결정질 실리콘 모듈이 차지하고 있으나 원재료인 실리콘 웨이퍼의 제조단가의 50%를 차지하고 있어서 저가화가 어렵다. 반면, 원료가스를 분해하여 대면적 기판에 증착하는 박막(thin-film) 실리콘 태양전지의 경우는 차세대 태양전지로 각광받고 있다. 박막 실리콘 모듈은 매우 적은 실리콘 원재료를 소비한다. 단결정이나 다결정 실리콘 웨이퍼의 두께가 $180-250\;{\mu}m$ 정도인 것에 비해서 박막 실리콘의 두께는 $0.3-3\;{\mu}m$ 수준이다. 더불어, 유리, 플라스틱 등의 저가 기판에 저온 대면적 증착이 가능하여 저가양산화에 유리하다. 박막 실리콘 모듈은 벌크형 실리콘 모듈(-0.5%/K) 대비 낮은 온도계수[비정질 실리콘(amorphous silicon; a-Si:H)의 경우 -0.2%/K]와 빛의 세기가 약한 산란광에서도 동작하여 평균발전시간이 증가하므로 외부환경에서 우수한 발전성능을 보이고 있다. 태양전지 모듈은 상온에서의 안정화 효율을 기준으로 가격이 책정되어($/$W_p$) 판매되기 때문에 벌크형 실리콘 모듈에 비해서 박막 실리콘 모듈은 가격대 성능비가 우수하다. 따라서 박막 실리콘 모듈은 벌크형 결정 실리콘 모듈의 대안으로 떠오르고 있으며, 레이저 기술을 이용하여 수려한 투광형 건물일체형(building integrated photovoltaic; BIPV) 모듈을 제작할 수 있는 장점도 있다. 이러한 장점에도 불구하고 기존의 양산화된 단일접합 비정질 실리콘 태양광 모듈은 효율이 6-7%로 낮아서 설치면적 및 설치 모듈의 증가가 성장의 걸림돌이 되고 있다. 박막 실리콘 태양전지의 고효율화를 도모하기 위해서 적층형 탄뎀셀로 양산 트렌드가 변화하고 있다. 이에 적층형 박막 실리콘 태양전지 효율의 한계 및 돌파구에 대해서 논의한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.218-218
• /
• 2010

기존의 비휘발성 메모리 소자는 터널 절연막으로 $SiO_2$ 단일 절연막을 이용하였다. 그러나 소자의 축소화와 함께 비휘발성 메모리 소자의 동작 전압을 낮추기 위해서 $SiO_2$ 단일 절연막의 두께도 감소 시켜야만 하였다. 하지만 $SiO_2$ 단일 절연막의 두께 감소에 따라, 메모리의 동작 횟수와 데이터 보존 시간의 감소등의 문제점들로 인해 기술적인 한계점에 이르렀다. 이러한 문제점들을 해결하기 위한 연구가 활발히 진행되고 있는 가운데, 최근 high-k 물질을 기반으로 하는 Tunnel Barrier Engineered (TEB) 기술이 주목 받고 있다. TBE 기술이란, 터널 절연막을 위해 서로 다른 유전율을 갖는 유전체를 적층함으로써 쓰기/지우기 속도의 향상과 함께, 물리적인 두께 증가로 인한 데이터 보존 시간을 향상 시킬 수 있는 기술이다. 따라서, 본 연구에서는 적층된 터널 절연막에 이용되는 $HfO_2$를 FGA (Forming Gas Annealing)와 RTA (Rapid Thermal Annealing) 공정에 의한 열처리 효과를 알아보기 위해, 온도에 따른 전기적인 특성을 MIS-Capacitor 제작을 통하여 분석하였다. 이를 위해 먼저 Si 기판 위에 $SiO_2$를 약 3 nm 성장시킨 후, $HfO_2$를 Atomic Layer Deposition (ALD) 방법으로 약 8 nm를 증착 하였고, Aluminum을 약 150 nm 증착 하여 게이트 전극으로 이용하였다. 이를 C-V와 I-V 특성을 이용하여 분석함으로 써, 열처리 공정을 통한 $HfO_2$의 터널 절연막 특성이 향상됨을 확인 하였다. 특히, $450^{\circ}C$ $H_2/N_2$(98%/2%) 분위기에서 진행한 FGA 공정은 $HfO_2$의 전하 트랩핑 현상을 줄일 뿐 만 아니라, 낮은 전계에서는 낮은 누설 전류를, 높은 전계에서는 높은 터널링 전류가 흐르는 것을 확인 하였다. 이와 같은 전압에 대한 터널링 전류의 민감도의 향상은 비휘발성 메모리 소자의 쓰기/지우기 특성을 개선할 수 있음을 의미한다. 반면 $N_2$ 분위기에서 실시한 RTA 공정에서는, 전하 트랩핑 현상은 감소 하였지만 FGA 공정 후 보다는 전하 트랩핑 현상이 더 크게 나타났다. 따라서, 적층된 터널 절연막은 적절한 열처리 공정을 통하여 비휘발성 메모리 소자의 성능을 향상 시킬 수 있음이 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.148-148
• /
• 2010

플래시 메모리로 대표되는 비휘발성 메모리는 IT 기술의 발달에 힘입어 급격한 성장세를 나타내고 있지만, 메모리 소자의 크기가 작아짐에 따라서 그 물리적 한계에 이르러 차세대 메모리에 대한 요구가 점차 높아지고 있는 실정이다. 따라서, 이러한 문제점에 대한 대안으로서 고속 동작 및 정보의 저장 시간을 향상 시킬 수 있는 nano-floating gate memory (NFGM)가 제안되었다. Nano-floating gate에서 사용되는 nanocrystal (NCs) 중에서 Si nanocrystal은 비휘발성 메모리뿐만 아니라 발광 소자 및 태양 전지 등의 매우 다양한 분야에 광범위하게 응용되고 있지만, NCs의 크기와 밀도를 제어하는 것이 가장 중요한 문제로 이를 해결하기 위해서 많은 연구가 진행되고 있다. 또한, 소자의 소형화가 이루어지면서 기존의 플래시 메모리 한계를 극복하기 위해서 터널베리어에 관한 관심이 크게 증가했다. 특히, 최근에 많은 주목을 받고 있는 개량형 터널베리어는 크게 VARIOT (VARIable Oxide Thickness) barrier와 CRESTED barrier의 두 가지 종류가 제안되어 있다. VARIOT의 경우에는 매우 얇은 두께의low-k/high-k/low-k 의 적층구조를 가지며, CRESTED barrier의 경우에는 반대의 적층구조를 가진다. 이와 같은 개량형 터널 베리어는 전계에 대한 터널링 전류의 감도를 증가시켜서 쓰기/지우기 특성을 향상시키며, 물리적인 절연막 두께의 증가로 인해 데이터 보존 시간의 향상을 달성할 수 있다. 본 연구에서는 박막의 $SiO_2$와 $Si_3N_4$를 적층한 VARIOT 타입의 개량형 터널 절연막 위에 전하 축적층으로 $SiN_x$층의 내부에 Si-NCs를 갖는 비휘발성 메모리 소자를 제작하였다. Si-NCs를 갖지 않는 $SiN_x$전하 축적층은 Si-NCs를 갖는 전하 축적층보다 더 작은 메모리 윈도우와 열화된 데이터 보존 특성을 나타내었다. 또한, Si-NCs의 크기가 감소됨에 따라 양자 구속 효과가 증가되어 느린 지우기 속도를 보였으나, 데이터 보존 특성이 크게 향상됨을 알 수 있었다. 그러므로, NFGM의 빠른 쓰기/지우기 속도와 데이터 보존 특성을 동시에 만족하기 위해서는 Si-NCs의 크기 조절이 매우 중요하며, NCs크기의 최적화를 통하여 고집적/고성능의 차세대 비휘발성 메모리에 적용될 수 있을 것이라 판단된다.