• 한국정보과학회논문지:시스템및이론
• /
• 제33권12호
• /
• pp.880-884
• /
• 2006

각 에지에 무게(양수, 음수, 0 가능)가 주어진 트리에서, 경로의 에지들의 무게의 합이 비음수이면서 길이가 가장 긴 경로를 구하는 문제를 해결하고자 한다. 트리에서 가장 긴 비음수 경로를 찾는 O(n logn) 시간 직렬 알고리즘과 $O(log^2n)$ 시간과 O(n)개의 프로세서를 사용하는 CREW PRAM 병렬 알고리즘을 제시한다. 여기서, n은 트리가 가지는 노드의 수이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2012년도 한국컴퓨터종합학술대회논문집 Vol.39 No.1(A)
• /
• pp.403-405
• /
• 2012

접미사 트리는 문자열 압축, 텍스트 처리, 생물정보학 등 다양한 응용 분야에서 사용되는 인덱스 자료구조이다. 최근 64bit 하드웨어와 멀티코어 CPU가 보급됨에 따라 메모리상에서 병렬로 접미사 트리를 생성하는 알고리즘이 활발히 연구되고 있다. 본 논문에서는 McCreight의 선형시간 알고리즘과 Chen의 병렬 알고리즘을 기반으로 메모리상에서 접미사 트리를 병렬로 생성하는 구현 방법을 보였으며, TBB, Cilk Plus와 같은 병렬 프로그래밍 라이브러리를 이용하여 병렬 알고리즘을 구현하였다. 알고리즘 실험 결과 병렬로 수행한 알고리즘이 직렬로 수행한 결과보다 최대 4배 가량 성능 향상을 얻을 수 있었으며, 병렬 라이브러리를 사용함으로써 가지는 오버헤드는 극히 적은 것으로 나타났다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2019년도 춘계학술발표대회
• /
• pp.48-51
• /
• 2019

최근 기술이 발달함으로 인해 더 짧은시간에 더 많은 계산량이 필요해진 시대가 왔다. 본 연구에서는 CPU와 GPU의 구조를 파악하고 계산속도를 비교한다. 직렬 방식의 알고리즘에서의 병렬 방식의 알고리즘 및 현재 GPU 병렬처리 적용 사례 및 추후 적합한 모델 찾기에 대해 연구한다.

• 전기전자학회논문지
• /
• 제11권4호
• /
• pp.198-204
• /
• 2007

본 논문에서는, 병렬 혹은 직렬적으로 연접된 트렐리스 부호화 변조 기법 (Trellis coded modulation: TCM)을 위한 간단한 구조를 가진 향상된 반복적 복호 기법들이 제안되며, 동시에 제안된 기법들의 성능을 기존 기법들과 비교 제시한다. 제안된 복호 알고리즘은 기존 알고리즘의 단순 변형을 통해서 구현될 수 있음에도 불구하고, 모의실험 결과는 제안된 기법들이 부가 백색 가우스 잡음 채널 (Additive white Gaussian noise channel: AWGN channel) 및 레일리 (Rayleigh) 페이딩 채널 상에서 상당한 부호 이득을 제공함을 보여 준다.

• 대한전자공학회논문지TC
• /
• 제40권3호
• /
• pp.10-17
• /
• 2003

본 논문에서는 유전자 알고리즘을 이용한 박막 체적 공진기 대역통과 여파기 설계기법을 제안하였다. 기존의 BVD등가모델을 이용한 여파기 설계기법은 공진 모드에서의 공진기의 임피던스 특성을 몇 개의 집중 소자로 근사함으로써 생기는 오차를 포함하고 있다. 본 논문에서는 공진기의 전기적 임피던스 특성식 자체를 이용한 최적화 FBAR여파기 설계기법을 제안하였다. 유전자 알고리즘을 적용하여 설계기준을 만족하도록 공진기의 두께 및 면적을 최적화하였다. 첫 번째 유전자 알고리즘은 사다리형 여파기의 직렬/병렬 공진기의 직렬/병렬 공진 주파수가 통과대역의 중심주파수와 일치하도록 각 공진기의 압전 물질 두께를 최적화하였다. 두 번째 유전자 알고리즘은 설계하고자하는 대역통과 여파기 특성을 만족시키기 위한 각 공진기의 면적을 최적화하였다. 제안된 방법을 이용하여 설계된 US-PCS 수신 대역통과 여파기는 기존의 방법 및 BVD모델을 이용한 설계결과와 비교하여 우수한 응답특성을 나타내었다.

• 한국통신학회논문지
• /
• 제30권6C호
• /
• pp.442-449
• /
• 2005

최근 터보 부호에 비해서 구현시 복잡하지 않고, 높은 부호화율에서 거의 샤논 이론에 접근하는 Turbo Product Code(TPC)에 대해 관심이 고조되고 있다. 본 논문에서는 초고속 통신 시스템에 적용하기 위한 고속 TPC 복호를 위한 세가지의 알고리즘을 제안하는 바이다. 첫째로, 기존의 Turbo Product code 복호기에서 row과 column을 직렬로 복호를 하지 않고 복호 구조가 병렬로 동작하는 Turbo Product code 복호기를 제안한다. 둘째로 반복 중지 알고리즘을 제안하고 마지막으로, P-Parallel 알고리즘을 통해 P rows와 P columns을 병렬로 처리하여 복호한다. 모의 실험을 한 결과 기존의 방식에 비해 복호 지연이 줄어들고 성능면에서 직렬 방식과 거의 비슷한 성능이 나타난다. 또한 고속알고리즘을 바탕으로 VHDL모델링을 하였으며, 이를 timing 시뮬레이션 하여 메모리 요구량 및 복호 속도 향상도를 분석하였다.

• 한국컴퓨터그래픽스학회논문지
• /
• 제26권1호
• /
• pp.17-25
• /
• 2020

본 논문은 비정렬 격자에 대한 광선투사 수행의 전처리 과정 중 하나인 셀 사이 연결정보 추출에 대한 멀티코어 CPU 기반 병렬처리 알고리즘을 제안한다. 본 연구는 기존의 직렬처리 알고리즘을 단순히 병렬화하였을 때 발생하는 동기화 문제를 확인하고, 이를 해결할 수 있는 3-단계 병렬처리 알고리즘을 제안한다. 제안하는 알고리즘은 각 단계 내에서의 스레드 간 동기화를 제거함으로서 병렬처리 효율을 높인다. 또한, 연결정보 추출 알고리즘의 핵심 연산인, 삼각형 중복 검사 과정의 메모리 접근에 대한 공간적 지역성을 높이고 캐시 활용 효율을 향상시킨다. 본 연구는 나아가, 스레드 마다 자체 메모리 풀을 사용하게 함으로서 병렬처리 효율을 더욱 높인다. 본 연구의 효용성을 확인하기 위해, 제안하는 알고리즘을 두 개의 옥타코어 CPU를 가지는 시스템에 구현하고 세 개의 비정렬 격자 데이터에 적용하였다. 그 결과, 제안하는 병렬처리 알고리즘은 스레드 수 증가에 따라 지속적으로 성능 향상을 보여주었다. 또한, 32개 스레드(물리코어 16개)를 사용하여 기존 직렬처리 알고리즘 대비 최대 82.9배 높은 성능을 보여주었다. 이는 제안하는 알고리즘의 높은 병렬처리 확장성 및 캐시 활용 효율 개선 효과를 증명하며, 대용량 비정렬 격자 처리에 대한 적합성을 보여주는 결과다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.105-108
• /
• 2004

다단계 보안데이터베이스 시스템에서 기본적인 병행수행 제어 기법들은 비밀채널과 교착상태등과 같은 문제들이 발생하였다. 이에 직렬화 순서를 동적으로 재조정함으로서 해결하려는 방안이 있었지만, 알고리즘의 복잡성으로 인해 오버 헤드와 많은 수행시간이 필요하게 되었고, 이에 따라 많은 양의 시스템 자원과 높은 사양의 시스템을 요구하게 되었다. 또한 이러한 방법은 다중 버전을 사용함으로서 추가적인 관리비용이 높게 되었고, 각각의 트랜잭션이 지연 및 재수행이란 불필요한 과정을 반복하게 되었다. 따라서 본 논문에서는 제안한 알고리즘은 데이터베이스의 용도에 맞게 직렬화 순서를 보장하여 스케줄을 관리하는 요청 2단계 로킹기법(Request Two-phase Locking)으로서 이는 2단계 로킹기법의 기본원리에 요청로크를 사용함으로 보다 효율적으로 병행제어를 할 수 있다. 여기서 요청로크는 각각의 트랜잭션 스케줄에 로크획득 및 해제를 병행수행제어의 필요에 따라 유동적으로 할 수 있으며, 읽기로크, 쓰기로크, 요청로크라는 3가지 로킹모드를 통해 대처방안을 마련함으로서, 충돌을 방지하며, 충돌연산의 특성에 따라 직렬화 순서를 동적으로 조정함으로 블록킹을 막는 병행제어를 응용하여 병렬성을 유지한다.

• 한국정보전자통신기술학회논문지
• /
• 제4권4호
• /
• pp.278-285
• /
• 2011

본 논문에서는 DVB-S2 표준안에서 권고되고 있는 irregular LDPC 부호의 다양한 부호화율에서 부호화 방식 및 복호화 방식에 대해 살펴보고 이에 대한 성능분석을 하였다. 또한 이의 구현에 있어서 효율적인 메모리 할당 및 이에 따른 구현 방법에 대해 연구하였다. LDPC 복호기를 구현하는 방안에는 직렬, 부분병렬, 완전병렬 방식이 있으며, 부분병렬방식이 하드웨어 복잡도와 복호속도를 절충하는 방안이다. 따라서 본 논문에서는 부분병렬 구조를 기반으로 하는 LDPC 복호기의 메모리 설계에서 효율적인 체크노드, 비트노드, LLR 메모리의 구조를 제안하고저 한다.

• 전자공학회논문지D
• /
• 제36D권3호
• /
• pp.48-58
• /
• 1999

본 연구에서는 3차원 반도체 공정 시뮬레이션의 효율성과 성능을 향상시키기 위하여, 병렬 유한요소법 수치해석에 사용이 적합한 디라우니 병렬 메쉬 생성기 및 표면 전진 메쉬 생성기를 개발하였고, 이를 위하여 개선된 성능을 보이는 수정된 하부구조법 병렬 유한요소법 수치해석기를 개발하였다. 또한, 행렬 계산 알고리즘의 병렬화를 확산 및 산화 시뮬레이터에 적용하여, 직렬 계산 시 3시간이 소요되는 확산 시뮬레이션과 비평탄 구조를 지니는 R-LOCOS 등의 연산을 8개의 프로세서를 병렬로 사용하여 15분만에 계산하였다. 과다한 계산 시간을 요하는 몬테카를로 수치해석 방법의 효율성을 높이고자, 병렬 연산 알고리즘을 몬테카를로 연산에 적용하였다. 또한, 스퍼터링 증착장치 시스템의 타켓 입자 분포 특성을 병렬 연산 몬테카를로 방식으로 계산하였다. 3000개의 이온을 주입하였을 겨우 단일 프로세서에서 13,000초의 계산시간이 소요되었으나, 30개의 프로세서를 병렬로 사용하였을 때 520초의 시간을 소비하여,25 이상의 스피드업 특성을 얻었다. 또한, 몬테카를로 계산의 최적화 연구를 통해서 3차원 스퍼터링 증착장치에서 연쇄 충돌 계산 수행시의 최적이온의 개수는 30,000임을 확인하였다.