• Proceedings of the Korean Information Science Society Conference
• /
• 2006.10c
• /
• pp.287-290
• /
• 2006

플래시 메모리는 동작 특성상 메모리 영역에 대한 덮어쓰기(overwrite)가 불가능하고 메모리 쓰기를 위해서는 삭제(erase) 연산을 반드시 먼저 수행해야 한다. 삭제 연산은 읽기 연산에 비해 많은 시간이 소요되므로 될수록 줄이는 것이 플래시 메모리의 수행 성능 향상에 유리하다. 본 논문에서는 플래시 메모리에 대한 삭제 횟수를 줄이기 위해 데이터베이스 페이지에 대한 쓰기 연산을 지연하는 지연쓰기 기법을 제안한다. 이 기법은 페이지에 대한 갱신이 일어날 때 페이지캐시 내의 해당 페이지에 대해서는 갱신을 수행하되 그것을 유발한 레코드 연산(레코드 삽입, 갱신, 삭제)은 별도의 지연쓰기 큐에 기록한다. 그리고 레코드 연산이 지연쓰기 큐에 저장되어 있는 동안에는 해당 페이지에 대한 갱신은 보류한다. 만약 해당 페이지를 다시 읽어야할 필요가 있을 때에는 지연 쓰기 큐에 저장된 갱신 정보와 병합하여 갱신된 페이지를 페이지 캐시에 적재한다. 이는 갱신되는 페이지의 개수와 단일 페이지에 대한 갱신 횟수를 감소시키는 효과를 가져온다. 따라서 플래시 메모리의 삭제 및 쓰기 연산을 감소시켜 데이터베이스 시스템의 수행성능을 향상시키게 된다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.04a
• /
• pp.532-534
• /
• 2001

인터넷 사용자가 급속히 증가함에 따라 웹 서비스에 대한 사용자 요구도 증가하고 있다. 최근 연구되고 있는 클러스터 기반 웹 서버는 많은 웹 사용자 요구를 안정적으로 처리할 수 있는 기술로 소개되고 있다. 클러스터 기반 웹 서버는 여러 대의 서버 노드로 구성되어 있는데 각 서버 노드에 들어오는 사용자 요구에 관한 자료가 지역 메모리에 없는 경우, 디스크 접근이나 다른 서버 노드로부터의 자료 전송이 필요하다. 본 논문에서는 클러스터 기반 웹 서버에서 서비스 지연을 감소시키기 위한 서버 노드간 자료 선인출 기법을 제안한다. 즉, 사용자 요구가 들어왔을 때, 다음에 요구될 데이터를 예측하고 각 서버의 지역 메모리에 필요한 자료를 미리 읽어 놓음으로 해서 서비스 지연 시간을 감소시키는 것이다. 모의 실험을 통해 본 논문에서 제안하는 세 가지 알고리즘의 성능을 측정한 결과, 각 자료의 접근 확률(access probability)과 사용자 요구 사이의 지연 시간을 고려하는 선인출 알고리즘인 TAP$^2$(Time and Access Probability-based Prefetch) 방법이 가장 좋은 성능을 보였다. 서비스 지연 시간은 각 서버 노드의 지역 메모리 크기를 작게 하였을 경우(8MB)에 약 20.1%정도 감소된다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.436-438
• /
• 2005

멀티캐스트 환경에서 핸드오프 지연시간은 유니캐스트 환경보다 크다. 이는 멀티캐스트 트리의 재구성에 따른 지연시간으로 이동환경에서는 핸드오프를 수행할 때 마다 발생한다. 따라서 이동단말이 수신하는 패킷의 손실을 감소시키고 적정한 서비스를 제공하기 위해서 멀티캐스트 재구성 시간을 감소시켜야 한다. 본 논문에서는 이동단말을 중심으로 소규모 멀티캐스트를 구성하여 핸드오프 시에 발생하는 지연시간을 감소시키는 기법을 제안한다. 제안한 기법은 단말이 이동할 경우 도착한 서브넷을 중심으로 소규모 멀티캐스트 트리를 구성하도록 하여 단말이 이동할 때 발생하는 멀티캐스트 재구성시간을 감소시켜 패킷손실 없이 멀티캐스트 패킷을 수신할 수 있도록 하였다. 또한 모의실험을 통해 패킷손실율이 낮아지는 것을 확인하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.727-729
• /
• 2005

현재 3차원 그래픽 가속기에서 성능 향상에 대한 문제점으로 대두되고 있는 것은 실제 화면에 그려지는 정보가 저장되는 프레임버퍼에 대한 접근 지연이다. 따라서 본 논문은 기존 픽셀 캐쉬가 포함된 래스터라이져 구조에서 캐쉬 읽기 접근 실패 시 발생하는 패널티와 이에 따른 프레임버퍼에 대한 지연이 발생하는 문제점을 개선하고자, 기존 래스터라이져를 래스터라이져와 합성기로 구분하고 그 사이에 캐쉬 읽기 접근 실패 시 프레임 버퍼에서 정보를 읽어오지 않는 깊이 캐쉬와 색상 캐쉬가 쌍을 이룬 픽셀 캐쉬 메모리 시스템으로 구성된 개선된 3차원 그래픽 가속기 구조을 제안하고 실험을 수행하였다. 실험 결과 제안하는 3차원 그래픽 가속기 구조가 기존 구조에 비해 캐쉬 접근 실패율이 약 $23\%$ 감소하였으며, 평균 메모리 접근 사이클이 $10\%-13\%$ 감소하였으며 이는 상당수의 프레임버퍼에 대한 접근 지연을 감소시킨 것이다. 합성기와 메모리 간의 대역폭은 약 $10\%$ 증가하지만 파이프라인의 작업에는 영향을 미치지는 않는다.

• Journal of IKEEE
• /
• v.23 no.3
• /
• pp.878-882
• /
• 2019

XOR(exclusive-OR)-XNOR(exclusive NOR) circuit is a basic component of 4-2 compressor for high performance arithmetic operation. In this paper we propose an energy efficient XOR-XNOR circuit. The proposed circuit is reduced the internal parasitic capacitance in critical path and implemented with 8 transistors. The circuit produces a perfect output signals for all input combinations. Compared with the previous circuits, the proposed circuit has a 14.5% reduction in propagation delay time and a 1.7% increase in power consumption. Therefore, the proposed XOR-XNOR is reduced power-delay- product (PDP) by 13.1% and energy-delay-product (EDP) by 26.0%. The proposed circuits are implemented with standard CMOS 0.18um technology and verified through SPICE simulation with 1.8V supply voltage.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10c
• /
• pp.1-3
• /
• 2001

VLSI칩 내부애서 길이가 긴 도선을 통해서 데이터를 보낼 메, 누화(crosstalk)의 영향으로 데이터 값에 따라 지연시간이 변한다. 그리고 지연시간의 변화폭도 CMOS공정이 초미세화됨에 따라서 더욱 커진다. 본 논문에서는 지연시간을 줄이기 위해서, 데이터 코딩을 이용하여 가장 긴 지연시간을 피하는 데이터 초기화에 기반한 단일선 4-위상 프로토롤을 제안한다. 제안된 프로토콜을 긴 도선에 적용함으로써 도선에서의 최대 지연시간을 최대 49% 감소시킨다.

• Journal of KIISE
• /
• v.42 no.11
• /
• pp.1322-1331
• /
• 2015

According to the hypervisor scheduler, the vCPU (virtual CPU) operates under two states: the running state and the stop state. When the vCPU is in the stop state, incoming events are delayed until that vCPU's state changes to the running state. The latency in handling such events that are sent to the vCPU is regarded as the I/O latency. Since a SMP (symmetric multiprocessing) VM (virtual machine) incorporates multiple vCPUs, the event latency on a SMP VM can vary according to specific vCPU that receives the event. In this paper, we propose a new scheme named event routing that sends events according to the operation state of each vCPU to reduce the event latency on an SMP VM. We implemented the proposed event routing scheme in Xen ARM hypervisor and confirmed the reduction of I/O latency from measuring the network RTT (round trip time) and the TCP bandwidth under a variety of testing conditions. The network RTT decreases by up to 94% and the TCP bandwidth increases up to 35% when compare to native Xen ARM.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.765-768
• /
• 2001

본 논문에서는 터보 TCM(Turbo Trellis Coded Modulation)에서 복호기 입력 전에 수신데이터를 이용하여 SNR을 추정하고, SNR에 따라 요구하는 성능을 만족하는 반복 복호수를 적응적으로 복호기 앞단에서 미리 설정하는 반복복호 제어기법을 제안한다. 성능분석결과 최대 반복 복호를 수행했을 때와 비교하여 성능 감소 없이 평균 반복 복호수를 줄일 수 있었다. 따라서 제안구조는 터보 TCM의 복호화 과정에서 문제점 중 하나인 복호 계산량과 지연을 성능 저하 없이 효율적으로 감소시킬 수 있다.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.45 no.6
• /
• pp.60-66
• /
• 2008

The operating voltage of Li/SOCl2 battery decrease immediately when we give a load battery stored for long time. It is called voltage delay. We cannot rapidly operate equipment at emergence situation because the voltage delays. So we have to overcome voltage delay. We reported the results improved voltage delay in this paper through the control of the carbon cathode forming density. It is the classic method in order to control of voltage delay that is coating polymer in the lithium surface or put in the additive to electrolyte. If the carbon cathode forming density decreases, the operating voltage of battery becomes to increasing because solution resistance of battery reduce.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.46 no.5
• /
• pp.115-121
• /
• 2009

In this paper, we propose an algorithm that reduces channel change delay time in the P2P based IPTV system. Channel change delay time is considered to be one of the most important performance measures in IPTV system. Proposed algorithm presents a method to reduce the channel change delay time effectively. The algorithm eliminates the first channel change delay time and reduces delay time on a continuous channel surfing. We will show the mathematical models to evaluate the performance of proposed scheme with respect to the channel change delay time.